転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用

2001 Fiscal Year Annual Research Report

• Project/Area Number: 13558026
• Research Institution: Tohoku University
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Co-Investigator(Kenkyū-buntansha): 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• Keywords: フローティングゲートMOSトランジスタ / 強誘電体デバイス / 記憶・演算一体化 / 多値集積回路 / パイプライン乗算器 / ゲートレベルパイプライン処理 / マイクロ順序動作 / 多値基本演算子

Research Abstract

チップ間やチップ内のデータ転送ボトルネックを本質的に解決できる新しい回路・システムアーキテクチャの一手法として、本研究代表者らの研究グループでは、記憶機能と演算機能をコンパクトに一体化し、局所演算を主体としてシステムを実現するという「多値ロジックインメモリVLSIアーキテクチャ」を考案している。本研究では、多値ロジックインメモリVLSIシステムを実現するため、本年度は以下の項目について研究・開発を行った。
(1)多値ロジックインメモリVLSIの仕様化の決定 :
各種の機能デバイスの基本特性に着目し、多値ロジックインメモリVLSIの入出力仕様と基本演算子を決定した。また、多値論理関数では多種多様な論理演算子の定義が可能であるため、設計容易性やハードウエア実現容易性などを考慮しながら、数種の多値基本演算子に絞り込んだ。まず、機能デバイスとして「フローティングゲートMOSトランジスタ」を活用した場合、多値記憶機能と共に、多値しきい演算機能、多値パススイッチ機能、多値電圧線形加算機能が一体化できることを見出した。また、強誘電体デバイスにおける「データ書き込み手順」を「順序回路」と見なすことにより、記憶機能と共に、ANDとOR演算が同時に実行できる。今、残留分極が正の状態を「0」の記憶状態、残留分極が負の状態を「1」の記憶状態と定める。この強誘電体の両端電極に、2つの2値入力電圧を印加すると、入力論理値が異なる場合には電位差が生じ、入力論理値が一致している場合は電位差が生じない。「0」の記憶状態においては、負の圧電差で「1」に状態記憶が遷移する。このように、入力論理値が異なっているときのみ状態遷移する、ある種のフリップフロップ機能が実現されている。これらの倫理演算機能により、算術演算回路で頻繁に利用される「排他的論理和(XOR)」演算機能と記憶機能を一体化した回路を極めてコンパクトに構成できた。
(2)多値基本演算回路の試作と動作確認 :
強誘電体デバイスを用いた上記の機能は、ゲートごとのきめ細かい粒度でデータをラッチする機能も付与した、ゲートレベルパイプラインアーキテクチャの構成にも適合していることを意味している。通常のCMOSデバイスによる構成では、ラッチ回路が大きくなるため、ゲートごとにそれを挿入するとかえってチップ面積や遅れを増大させてしまうが、本開発によりこの問題が完全に解消されることになる。この強誘電体形機能パスゲートを用いて、ゲートレベルでパイプライン動作する算術演算回路の典型例として、パイプライン乗算器を構成した。この結果、これと同等機能の2値CMOS実現と比較し、ほぼ同程度の演算速度で、チップ面積を約30%、消費電力を半分以下に減少できる。
以上の研究結果は、半導体回路技術に関して世界で最も権威のある国際会議「2002年国際固体回路会議(ISSCC2002)」において、平成14年2月に発表すると共に、日本経済新聞(2002年2月5日)、日刊工業新聞(2002年2月4日)、電波新聞(2002年2月4日)に掲載されるなど、国内外にて高く評価された。

Research Products

• [Publications] 南正樹, 羽生貴弘, 亀山充隆: "ロジックインメモリ構造モルフォロジー画像処理VLSIプロセッサの構成"第40回計測自動制御学会(SICE)学術講演会予稿集. 310-311 (2001)
• [Publications] H Kimura, T.Hanyu, M.Kameyama: "Dynamic-Storage-Based Multiple-Valued Logic-in-Memory Circuit and Its Application"The 2nd Korea-Japan Joint Symposium on Multiple-Valued Logic. 2. 147-151 (2001)
• [Publications] T.Hanyu: "Challenge of a Multiple-Valued Technology in Recent Deep-Submicron VLST"Proc.of 31st IEEE International Symposium on MVL. 31. 241-244 (2001)
• [Publications] 木村 啓明, 羽生 貴弘, 亀山 充隆: "ゲートレベルパイプライン用ロジックインメモリVLSIの構成"2001年電子情報通信学会ソサイエティ(エレクトロニクス). 69 (2001)
• [Publications] 古川 剛志, 羽生 貴弘, 亀山 充隆: "ソース結合形回路を用いた多値ロジックインメモリVLSIの構成"2001年電子情報通信学会ソサイエティ(エレクトロニクス). 70 (2001)
• [Publications] 金尚賢, 羽生 貴弘, 亀山 充隆: "電圧・電流ハイブリッドモード多値集積回路とステレオビジョンVLSIプロセッサへの応用"電子情報通信学会「多値論理とその応用」 第2種研究会技術研究報告. MVL02-8・1. 56-64 (2002)
• [Publications] T.Hanyu, H.Kimura, M.Kameyama, Y.Fujimori, T.Nakamura, H.Takasu: "Ferroelectric-Based Functional Pass-Gate for Fine-Grain Pipelined VLSI Computation"Dig. Tech. Papers, IEEE International Solid-State Circuits Conf. (ISSCC). 45. 208-209 (2002)
• [Publications] H.Kimura, T.Hanyu, M.Kameyama: "Dynamic-Storage-Based Logic-in-Memory Circuit and Its Application to a Fine-Grain Pipelined System"IEICE Trans. Electronics. E85-C・2. 288-296 (2002)
• [Publications] H.Kimura, T.Hanyu, M.Kameyama: "Multiple-Valued Logic-in-Memory VLSI Based on Ferroelectric Capacitor Storage and Charge Addition"Proc. of 32nd IEEE International Symposium on MVL. (掲載決定). (2002)
• [Publications] H.Kimura, T.Hanyu, M.Kameyama, Y.Fujimori, T.Nakamura, H.Takasu: "Ferroelectric-Based Functional Pass-Gate for Low-Power VLSI"Digest of IEEE 2002 Symposium on VLSI Circuits. (掲載決定). (2002)