転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用

2003 Fiscal Year Annual Research Report

• Project/Area Number: 13558026
• Research Institution: Tohoku University
• Principal Investigator: 羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
• Co-Investigator(Kenkyū-buntansha): 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568) ; 木村 啓明 東北大学, 大学院・情報科学研究科, 助手 (00361155) ; 望月 明 東北大学, 電気通信研究所, 助手 (40359542)
• Keywords: 多値ロジックインメモリ / TMR素子 / 抵抗回路網 / 非数値データ処理 / 超並列演算 / デバイスモデル / 強誘電体デバイス / 全加算器

Research Abstract

VLSIチップ内データ転送ボトルネックを解消する、多値ロジックインメモリVLSIシステムを構築するため、本年度は以下の項目について研究を行った:
1)TMR素子に基づくロジックインメモリ回路の構成:
不揮発性を有するメモリの1つとして知られているMRAMのセルデバイス「TMR素子」を活用し、ロジックインメモリ回路の実現方法を検討した。TMR素子はその記憶状態に応じて抵抗値が変化する可変抵抗素子と見なせることにより、抵抗回路網で記憶入力と外部入力を有するロジックインメモリ回路を実現できる。しかしながら、抵抗回路網のみでは定常電流が流れ消費電力が増大してしまう。そこで本年度の研究では、抵抗回路網とダイナミック差動論理を組合せ、定常電流が流れない低消費電力性を有するTMR形ロジックインメモリ回路構成を考案した。この研究成果は、各種研究会等にて口頭発表すると共に、この研究成果に関する特許を出願するに至った。
2)TMR素子に基づくロジックインメモリ算術演算モジュールの構成:
上記で考案したTMR素子によるロジックインメモリ回路技術に基づき、応用上重要な算術演算モジュールとして全加算器の構成方法を考案した。3入力A, B, C(桁上げ入力)のうち、入力Bを記憶入力、入力A, Cを外部入力とする全加算器である。入力BのデータはTMR素子に予め記憶しておき、TMR素子とMOSトランジスタとの回路網を構成することで、全加算器をコンパクトに構成できる。実際、本回路構成の提案により、回路面積、回路遅延、消費電力を同等機能の2値CMOS実現と比べ大幅に減少できることをシミュレーションにより明らかにした。この成果も各種研究会にて口頭発表すると共に、特許を出願するに至った。

Research Products

• [Publications] H.Kimura: "Multiple-Valued Logic-in-Memory VLSI Using MFSFETs and Its Applications"Journal of Multiple-Valued Logic & Soft Computing. 9・1. 23-42 (2003)
• [Publications] 木村 啓明: "強誘電体デバイスを用いたロジックインメモリVLSIの構成"電子情報通信学会論文誌C. J86-C・8. 886-893 (2003)
• [Publications] H.Kimura: "Non-Volatile Logic-in- Memory Circuit for a Fully Parallel VLSI Processor"Proc.1st International Symposium on System Construction of Global-Network-Oriented Information Electronics(IGNOIE-COE03). 129-134 (2003)
• [Publications] H.Kimura: "A Study of Multiple-Valued Magnetoresistive RAM(MRAM) Using Binary MTJ Devices"Proc.34th IEEE International Symposium on Multiple-Valued Logic. (to be published). (2003)
• [Publications] 木村 啓明: "不揮発性デバイスを用いたロジックインメモリVLSIの構成"電子情報通信学会技術報告. ICD2003-5. 23-27 (2003)
• [Publications] 伊吹 満: "TMR素子を用いたダイナミック形ロジックインメモリ回路の構成"電気関係学会東北支部連合大会講演論文集. 2G2. 244 (2003)
• [Publications] 松永 翔雲: "相補形強誘電体論理ゲートを用いたパイプラインシステムの構成"電気関係学会東北支部連合大会講演論文集. 2G4. 246 (2003)
• [Publications] 木村 啓明: "多値TMRソースカップルドロジックに基づくロジックインメモリ回路の構成"多値論理とその応用研究会技術研究報告. MVL-04. 6-1-6-6 (2003)
• [Publications] 木村 啓明: "TMR素子を用いた低電カロジックインメモリ回路技術"電子情報通信学会2004年総合大会講演論支集. SC-11-13. S-11-S-12 (2003)
• [Publications] 木村 啓明: "不揮発性ロジックメモリVLSIの展望"次世代VLSIコンピューティングとシステムインテグレーション研究会. 講演番号3. (2003)
• [Publications] 木村 啓明: "TMR素子を用いたロジックインメモリ回路の構成"第37回ニューパラダイムコンピューテイング(NPC)研究会. 講演者番号1. (2003)