高命令レベル並列処理技術を用いるマイクロプロセッサの実現方式に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 13558030
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 佐藤 寿倫 九州工業大学, 情報工学部, 助教授 (00322298)
• Keywords: プロセッサ / 消費電力 / エネルギー / 信頼性 / スーパースカラ / クリティカルパス / 半導体技術 / 集積回路

Research Abstract

命令レベル並列処理技術を用いるマイクロプロセッサに関して、その実現方式について検討を行った。近年問題になっているものは、消費電力と信頼性である。消費電力の増大はマイクロプロセッサ設計が不可能になる領域に入りつつある。一方、半導体技術の微細化進展によりプロセッサのノイズ耐性が著しく減少している。
消費電力の問題を解決するために、投機的マルチスレッド実行を行うチップマルチプロセッサの検討を行った。並列処理により獲得された性能向上を電力消費削減の目的に利用する。シミュレーションにより30%程度のエネルギー消費量削減を確認している。裏に記載された雑誌論文では、本アーキテクチャの鍵となるコンポーネントである値予測機構を論じている。投機実行を行うためのコンポーネントが大きな電力を消費するのでは意味が無いので、ハードウエア規模の小さな値予測器を提案し、従来方式とほぼ同等の性能が得られることを確認した。
一方、信頼性向上の問題解決にも、従来から検討していた投機実行方式を応用することを考えた。こちらも演算性能を向上させる目的で従来機構を用いるのではなく、信頼性向上の目的で利用する。具体的には、投機実行に必須の命令再発行機構を流用して、ひとつの命令を二回実行することでエラーの検出をしている。冗長な処理となるので当然プロセッサ性能は低下してしまう。裏面に記載した雑誌論文ではこの性能低下をできるだけ小さくする方策について述べている。

Research Products

• [Publications] 神代剛典, 佐藤寿倫: "低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討"情報処理学会論文誌コンピューティングシステム. 45(SIG1). 43-53 (2004)
• [Publications] Toshinori Sato: "A Transparent Transient Faults tolerance Mechanism for Superscalar Processors"IEICE Transactions on Information and Systems. E86-D(12). 2508-2516 (2003)
• [Publications] 千代延昭宏, 佐藤寿倫, 有田五次郎: "低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価"電子情報通信学会論文誌C. J86-C(8). 826-835 (2003)