シリコンバーテックス検出器によるトリガー生成の開発

2001 Fiscal Year Annual Research Report

• Project/Area Number: 13740148
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 石野 宏和 東京工業大学, 大学院・理工学研究科, 助手 (90323782)
• Keywords: シリコンバーテックス検出器 / SVD / トリガー生成 / B中間子 / CP非保存

Research Abstract

B中間子を用いて物質と反物質の非対称性(CP非保存)を研究する実験(Belle実験)において、バックグランドをより多く落しB中間子のデータを効率良く取得するトリガーを開発中である。
平成14年度夏にBelle実験では新しいシリコンバーテックス検出器(SVD)を導入する予定である。新しいSVDは現行SVDに比べてシリコン検出器ストリップからのシグナルを直接波高弁別器にいれる機能を持っている。B中間子はある特定の位置範囲(4cm程度)のみに生成されるが、バックグランドは広範な範囲(20cm程度)から生成されるので、波高弁別器のアウトプットと検出器の位置の組合せにより、ある事象の生成位置を精度良く(2, 3cm程度)しかも事象発生直後(長くても1.5μ秒以下)に求めることができる。
今年度は次期SVDの組み立てとトリガー生成に必要な読みだし回路およびソフトウェアーの開発を行った。次期SVD組み立てについては、組み立て方法、検出器の性能評価などの手法を確立し、只今順調に進んでいる。全ての組み立てが終わるのは平成14年5月頃である。読みだし回路の開発はウィーン(オーストリア)の研究機関と共同で行っている。実際のシリコン検出器からの読みだしはまだ行っていないが、パルスジェネレータを用いた回路の基本特性のチェックおよび読みだしソフトウェアーの動作確認を行った。また読みだし回路に搭載されているバッファーを用いてさらに精度の良いトリガーを生成することも考え出されており、そのためのソフトウェアーの開発も行った。