2013 Fiscal Year Annual Research Report
低消費電力デバイス向け化合物半導体と高誘電率絶縁膜及び金属電極の界面設計指針創出
Project/Area Number |
13J08817
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
ハサンザデ ダリューシュ 東京工業大学, 大学院総合理工学研究科, 特別研究員(PD)
|
Keywords | 高誘電率絶膜 / 界面準位 / 熱安定性 / 界面層 / La203 |
Research Abstract |
集積回路の高性能化はそれを構成するデバイスの微細化によってなされてきたが、現状のシリコンデバイスは消費電力増大によって限界に達している。集積回路の消費電力は動作電圧の二乗に比例するため、デバイスの低電圧化が最も効果的であるが、演算能力が劣化してしまう懸念がある。低電圧で高い駆動能力を得るためには、電子・正孔の速度を向上することが有効であり、特に電子に関してはシリコンより10倍以上の電子移動度を有するIII-V化合物半導体を用いることが期待できる。しかし化合物半導体がゲート絶縁膜と良好な界面特性が実現できなく、化合物半導体が有する本質的な性能を引き出すことができない状況であった。本研究は独自のゲート絶縁膜形成プロセスを用いて、従来困難であった絶縁膜とInGaAs化合物半導体界面で低い界面準位密度とゲート絶縁膜の薄膜化を実現する内容であり、集積回路用デバイスに大きなブレークスルーを及ぼす技術内容である。InGaAsと絶縁膜界面で良好な電気特性を得るためには熱処理によって形成される界面反応の制御が重要である。一般的に用いられるHf系酸化物は反応によってInO, GaO, AsOが膜中に拡散することが知られ、電子トラップの原因となるが、私はは希土類酸化物であるランタン系酸化物を用いた場合、非晶質のLalnGaOの界面層が形成されることを発見し、その組成と反応量は供給する酸素量で制御できることを見いだした。低い界面準位密度を実現できるLalnGaO界面層の最適組成は供給する酸素量が微量である場合のみであることを見いだし、酸素透過能の異なるゲート電極材料を用いて精緻に制御する方法を考案した。その結果、現状の集積回路で用いられる三次元シリコンデバイスと界面準位密度を実現した。また、電子移動度ではシリコンの3倍の値を引き出し、更に等価酸化膜膜厚で0.7nmの薄膜化まで示すことに成功した。本研究で得られた絶縁膜とIII-V族化合物基板の材料選択指針と界面制御技術の成果は産業界に有効にフィードバックできると確信している。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では、7×10^<11>cm^<-2>eV^<-1>というhigh-k/InGaAs界面に匹敵する界面準位を0.7nmの現在報告されている最も小さいEOTで達成した。
|
Strategy for Future Research Activity |
FinFETやNanowireのデバイスに必要である、通常(100)面基板に加えて(110)と(111)面基板上での界面評価も必要である。基板の面方位が変わることで基板から絶縁膜と接する分子も変わるのでその性質と界面に及ぶ影響を調べることが重要である。本研究で見だしたLaInGaO界面層の形成と特性評価を異なる基板面方位で行い、面方位の異なる基板上でも良好な界面特性と低EOTが実現できることを今後実験的に検討を進めていく予定である。
|
Research Products
(2 results)