• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2004 Fiscal Year Annual Research Report

意識下の情報処理をアナログ・デジタル融合演算で実現する心理学的脳モデルVLSI

Research Project

Project/Area Number 14205043
Research InstitutionThe University of Tokyo

Principal Investigator

柴田 直  東京大学, 大学院・新領域創成科学研究科, 教授 (00187402)

Co-Investigator(Kenkyū-buntansha) 三田 吉郎  東京大学, 大学院・工学系研究科, 講師 (40323472)
Keywords画像認識 / 連想プロセッサ / VLSIシステム / 顔検出 / エッジフィルタ / アナログVLSI / CDMA / マッチトフィルタ
Research Abstract

本年度は、実際に人間のように柔軟な判断の行えるシステム実現を目標とし、ロバストな「人の顔検出システム」をほぼ完成させるとともに、システムのボトルネックである画像入力部に対し、専用VLSIチップの開発により実時間処理を実現した。また、連想処理ハードウェア用回路技術の水平展開として、移動体通信で重要なCDMAマッチトフィルタへの応用研究を進めてきたが、これに関しては低消費電力化で大きな成果を得た。
「人間の顔検出」システムでは、まず平成15年度にMultiple-Clue法の導入により実現したFalse Negative Free顔検出のアルゴリズムをさらに発展させ、照明変化や焦点ずれによる画像のボケに対するロバスト性を向上させると共に、スケール変化や画像の回転に対しても柔軟に対応できるシステムを開発した。これにより、人間が"顔のようだ"と感じるいわゆる心霊写真的な顔類似のパターンも、的確に検出できるようになった。こうして検出された顔の候補の中から、本当の顔を選び出すため「多重解像度エッジベクトル法」と呼ぶ新たな検証アルゴリズムを開発した。これは、空間解像度の高いエッジベクトルを生成し、これを用いて顔のパーツ(眼、鼻、口)の位置関係を検証する方法である。これにより真の顔を落とすことなく、false positiveを有効に除去できるようになった。さらに、この検証法はOcclusionにも強く、例えば眼帯をつけた人の顔も正しく検出できる。
このシステムのボトルネックは、画像のエッジ検出とベクトル生成である。これを、実時間で実行できるMixed Signal VLSIチップを開発した。最も時間のかかるエッジ検出の閾値決定回路部にアナログの多数決回路を導入すると共に、2次元シフトレジスタアレーアーキテクチャを用いたベクトル生成回路の開発により、実時間処理をコンパクトに実現することが出来た。最速のCPUを用いたソフトウェア処理に比べ、約1万倍の高速化が達成できた。また、全アナログ処理のエッジ検出システムも開発した、これは隣接セル間配線のみでnext nearest neighborにまたがるフィルター処理を並列演算できる独自のVLSIチップで、1秒間に1000フレームのエッジ検出処理ができ、動画解析にも応用できる。
CDMAマッチトフィルタは、電流モード演算回路の採用と新たなマッチングセルの開発により、2V電源、1.65mWの消費電力で、256チップ長のPNコードに対し11M Chips/secの同期検出可能なVLSIチップを開発した。

  • Research Products

    (14 results)

All 2005 2004

All Journal Article (14 results)

  • [Journal Article] A Delay-Encoding-Logic Array Processor for Dynamic Programming Matching of Data Sequences2005

    • Author(s)
      M.Ogawa, T.Shibata
    • Journal Title

      IEEE Journal of Solid State Circuits (印刷中)

    • Description
      「研究成果報告書概要(和文)」より
  • [Journal Article] An Analog Edge-Filtering Processor Employing Only-Nearest-Neighbor Interconnects2005

    • Author(s)
      Y.Nakashita, Y.Mita, T.Shibata
    • Journal Title

      Japanese Journal of Applied Physics (印刷中)

  • [Journal Article] Right-Brain/Left-Brain Integrated Associative Processor Employing Convertible Multiple-Instruction-Stream Multiple-Data-Stream Elements2005

    • Author(s)
      H.Hayakawa, M.Ogawa, T.Shibata
    • Journal Title

      Japanese Journal of Applied Physics (印刷中)

  • [Journal Article] A Low-Power and Compact CDMA Matched Filter Based on Switched-Current Technology2005

    • Author(s)
      T.Yamasaki, T.Nakayama, T.Shibata
    • Journal Title

      IEEE Journal of solid state Circuits (印刷中)

  • [Journal Article] A Computational Digital-Pixel-Sensor VLSI Featuring Block-Readout Architecture for Pixel-Parallel Rank-Order Filtering2005

    • Author(s)
      B.Tongprasit, K.Ito, T.Shibata
    • Journal Title

      Proc. 2005 International Symposium on Circuits and Systems (ISCAS' 05), May 22-26, Kobe, Japan (印刷中)

  • [Journal Article] A Low-Power Switched-Current CDMA Matched Filter Employing MOS-Linear Matching Cell and Output A/D Converter2005

    • Author(s)
      T.Nakayama, T.Yamasaki, T.Shibata
    • Journal Title

      Proc. 2005 International Symposium on Circuits and Systems (ISCAS' 05), May, 22-26, Kobe, Japan (印刷中)

  • [Journal Article] A Simple-Architecture Motion-Detection Analog VLSI Based on Quasi-Two-Dimensional Hardware Algorithm2004

    • Author(s)
      H.Kimura, T.Shibata
    • Journal Title

      Analog Integrated Circuits and Signal Processing 39(3)

      Pages: 225-235

    • Description
      「研究成果報告書概要(和文)」より
  • [Journal Article] A Bump-Circuit-Based Motion Detector Using Projected-Activity Histograms2004

    • Author(s)
      M.Umejima, T.Yamasaki, T.Shibata
    • Journal Title

      Proceedings of The 2004 IEEE International Symposium on Circuits and Systems (ISCAS 2004), Vancouver, May

      Pages: I-749-752

    • Description
      「研究成果報告書概要(和文)」より
  • [Journal Article] A Real-Time VLSI Median Filter Employing Two-Dimensional Bit-Propagating Architecture2004

    • Author(s)
      H.Yamasaki, T.Shibata
    • Journal Title

      Proceedings of The 2004 IEEE International Symposium on Circuits and Systems (ISCAS 2004), Vancouver, May

      Pages: II-349-352

    • Description
      「研究成果報告書概要(和文)」より
  • [Journal Article] An Edge-Based Face Detection Algorithm Robust Against Illumination, Focus, and Scale Variations2004

    • Author(s)
      Y.Suzuki, T.Shibata
    • Journal Title

      Proc. of the 12^<th> European Signal Processing Conference, Vienna, Austria, September

      Pages: 2279-2282

    • Description
      「研究成果報告書概要(和文)」より
  • [Journal Article] Multiple-Clue Face Detection Algorithm Using Edge-Based Feature Vectors2004

    • Author(s)
      Y.Suzuki, T.Shibata
    • Journal Title

      Proc. 2004 IEEE International Conference on Acoustics, Speech, and Signal Processing (ICASSP 2004)、Montreal, May

      Pages: V-737-V-740

  • [Journal Article] Quasi-Parallel Multi-Path Detection Architecture Using Floating-Gate-MOS-Based CDMA Matched Filters2004

    • Author(s)
      T.Nakayama, T.Yamasaki, T.Shibata
    • Journal Title

      Proceedings of The 2004 IEEE International Symposium on Cireuits and Systems (ISCAS 2004), Vancouver, May

      Pages: I-425-I-428

  • [Journal Article] A Low-Power Switched-Current CDMA Matched Filter with On-Chip V-I and I-V Converters2004

    • Author(s)
      T.Yamasaki, T.Nakayama, T.Shibata
    • Journal Title

      Digest of Technical Papers of 2004 Symposium on VLSI Cireuits, Hawaii, June

      Pages: 214-217

  • [Journal Article] A Delay-Encoding-Logic Array Processor For Dynamic Programming Matching2004

    • Author(s)
      M.Ogawa, T.Shibata
    • Journal Title

      Proc. of the 30th European Solid-State Circuits Conference (ESSCIRC) Leuven, Belgium, September

      Pages: 311-314

URL: 

Published: 2006-07-12   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi