2003 Fiscal Year Annual Research Report
デジタル磁束ロックループをもつ二重弛張振動SQUID磁束計
| Project/Area Number |
14350177
|
|---|
| Research Institution | Saitama University |
|---|
Principal Investigator |
明連 広昭 埼玉大学, 工学部, 助教授 (20219827)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高田 進 埼玉大学, 工学部, 教授 (80282424)
|
|---|
| Keywords | 2重弛張振動SQUID / 磁束ロックループ / 超伝導ラッチング論理回路 / 単一磁束量子論理回路 / アップダウンカウンター回路 / D / Aコンバータ回路 / 2相交流電源 / セルライブラリ |
|---|
| Research Abstract |
本年度は、4接合論理回路によるアップダウンカウンタ回路の試作を行う前段階として、回路構成の変更による動作速度の向上を図った。これまでアップダウンカウンタ回路の構成方法として桁上げ信号伝搬方式のアップダウンカウンタ回路を用いてきたが、この方式では下位ビットからの桁上げ信号が上位ビットへ伝搬するために時間がかかり高速化に不向きである。それを解決する方法としてアップダウンカウンタの桁上げ信号の発生方式として2進桁上げ発生回路を用いることにした。2進桁上げ発生回路を用いると同時に桁上げ信号を発生することができるため、従来のクロックに比べて2.5倍の高速化が図れることが見いだされた。この回路をもとに実際の回路設計を行い、現在試作中である。
一方、二重弛張振動SQUIDからの電圧パルスを単一磁束量子に変換できる周波数はシミュレーションより10GHzであることがわかっている。この周波数よりも高速に動作可能なアップダウンカウンタ回路は単一磁束量二子論理回路を用いることにより実現可能である。本年度はアップダウンカウンタ回路を単一磁束量子論理回路を用いて設計するために必要な論理ゲートの設計・試作を行った。現状では、NORゲートの試作・動作確認に成功した。また、リセット付きのT-FFゲートの試作を行ったが、動作確認には至っていない。また、D-FFを2つ組み合わせた2分岐スイッチやNANDゲートなどの設計も行っており、試作・動作確認を現在行っている。設計された、ゲートを組み合わせて作成されるアップダウン回路の動作周波数はおよそ33GHzであり、4接合論理回路を用いた場合よりも高速な動作が期待できることを見いだした。
|
