2004 Fiscal Year Annual Research Report
デジタル磁束ロックループをもつ二重弛張振動SQUID磁束計
| Project/Area Number |
14350177
|
|---|
| Research Institution | Saitama University |
|---|
Principal Investigator |
明連 広昭 埼玉大学, 工学部, 助教授 (20219827)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高田 進 埼玉大学, 工学部, 教授 (80282424)
|
|---|
| Keywords | 2重弛張振動SQUID / 磁束ロッククループ / 超伝導ラッチング論理回路 / 単一磁束量子論理回路 / アップダウンカウンター回路 / D / Aコンバータ回路 / 2相交流電源 / セルライブラリ |
|---|
| Research Abstract |
本研究では、二重弛張振動SQUIDに4接合論理による超伝導カウンタ回路とD/Aコンバータ回路を組み合わせた磁束ロックループ回路を付加してデジタルSQUIDを実現することを目的とする。これによって、室温動作の電子回路が不要となり、従来にない高速なデータ読み出しが可能なSQUIDが実現可能となる。
本年度は、デジタルSQUIDのGHzクロック動作を目指して
1)4接合論理による超伝導アップダウンカウンタ回路の設計・試作および動作確認
2)R-2Rラダー型D/Aコンバータ回路の設計・試作および動作確認
3)さらに、DROSにカウンタ回路とD/Aコンバータ回路によるデジタル磁束ロックループを付加してデジタルSQUIDを構成しデジタルSQUIDの基本動作の確認を行うことを計画した。
本年度の研究実績は以下の通りである。
1)4接合論理によるゲートは、2相交流電源により駆動される。本研究ではクライオスタットの外部から直流バイアスされた正弦波を入力し、各ゲートに付加されたSQUID電源レギュレータにより単極性のクロック信号に変換する方式を用いた。アップダウンカウンタ回路に必要なANDゲート、ORゲー:トなどを試作し、正常に動作することを確認した。また、8bitのアップダウンカウンタ回路のレイアウト設計を行った。
2)R-2Rラダー型D/Aコンバータ回路を設計し、試作を行った。試作した8bit D/Aコンバータ回路を用いてデジタル-アナログ変換について動作確認を行ったところ上位5bitについて正常に動作することが確認された。下位3bit分については、ノイズ対策を行うことにより正常動作が確認されると考えられる。
3)DROSにカウンタ回路とD/Aコンバータ回路によるデジタル磁束ロックループを付加したデジタルSQUIDを試作した。動作は現在確認中である。
|
