3次元グラフィックス用インテリジェントメモリアーキテクチャに関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 14380132
• Research Institution: Tohoku University
• Principal Investigator: 小林 広明 東北大学, 情報シナジーセンター, 教授 (40205480)
• Co-Investigator(Kenkyū-buntansha): 佐野 健太郎 東北大学, 大学院・情報科学研究科, 助手 (00323048) ; 鈴木 健一 東北大学, 大学院・情報科学研究科, 講師 (50300520) ; 中村 維男 東北大学, 大学院・情報科学研究科, 教授 (80005454) ; 滝沢 寛之 東北大学, 情報シナジーセンター, 助手 (70323996)
• Keywords: メモリシステム / グラフィックスハードウェア / 写実的画像生成 / 省電力計算 / メディアプロセッサ

Research Abstract

本年度は、3次元グラフイツクス用インテリジェントメモリアーキテクチャを確立するために、以下の4項目に関する研究を行った。
(1)大域照明モデルに基づく拡散反射、鏡面透過・屈折を実現する高性能グラフィックスハードウェアの設計のために、大域照明モデルによる写実的画像生成が可能なフォトンマッピング法に着目し、その高速化を主目的として低通信コストの並列計算モデルを検討し、さらにメモリ参照の局所性を活用することによりメモリ参照ペナルティが小さい高速並列グラフィックスアルゴリズムの検討を行った。現在、FPGA/GPU/メモリからなる回路基板にその基本アルゴリズムを実装中である。
(2)本グラフィックスアーキテクチャを携帯端末などの低消費電力指向の情報機器に組込むことを目的として、電力あたりの計算効率が最大になる動的再構成可能メモリシステムの基本設計をした。本システムは、グラフィックス処理に必要な大量のメモリ参照に着目し、特にチップ上の占有面積が大きく、その消費電力が全消費電力中で支配的なキャッシュメモリについて、動的電力制御機構に関して検討を行った。
(3)ボリュームデータの効率的保持とその高速可視化を実現するために、グラフィックスデータの高効率・高性能圧縮技術に関する研究を行った。ボリュームデータにベクトル量子化技術を適用し、情報損失最小下での高効率データ圧縮を実現した。さらに、圧縮データに直接適用可能な可視化アルゴリズムを開発し、高速ボリュームレンダリングを実現した。
(4)グラフィックス用高速演算回路設計法として、海外研究協力者のフリン教授が行っている冗長数表現による高速演算法の研究成果と李教授が研究を進めているCORDICに基づくシステムLSI設計法について本グラフィックスアーキテクチャへの適用可能性について検討し、必要設計条件を明確にした。

Research Products

• [Publications] Hiroyuki Takizawa et al.: "Vector Quantization Codebook Design Usint the Law-of-the-Jungle Alg orithm"IEICE Transactions on Information and Systems. E86-D・6. 1068-1077 (2003)
• [Publications] Clecio Donizete Lima et al.: "A Distributed Register File Architecture for Executing Scientific Applications"Journal of Information. 7・2. 215-226 (2004)
• [Publications] Kentaro Sano et al.: "Differential Coding Scheme for Efficient Parallel Image Composition on a PC Cluster System"PARALLEL COMPUTING. 30・2. 285-299 (2004)
• [Publications] Jubei Tada et al.: "An Instruction Cache Mechanism for Simultaneous Multithreaded VLIW Processors"International Journal of Asian Information-Science-Life. 2・1(発表予定). (2003)
• [Publications] Progyna Khondkar et al.: "Architecture to allow Intrinsic Concurrency on Java Processor for Embedded Systems"Journal of Information. (発表予定). (2004)
• [Publications] Hiroyuki Takizawa et al.: "A Comparison Study Of Vector Quantization Codebook Design Algorithms Based On the Equidistortion Principle"Proceedings of the 21st IASTED International Conference on Applied Informatics. 255-261 (2003)
• [Publications] Shintaro Momose et al.: "Fast Codebook Design for Vector Quantization on Partitioned Space"Proceedings of the 2nd International Conference on Information Technology and Applications. (CD-ROM出版). (2004)
• [Publications] Clecio Donizete Lima et al.: "Hybrid Parallel Machines"Proceedings of the 2nd International Conference on Information Technology and Applications. (CD-ROM出版). (2004)
• [Publications] Kentaro Sano et al.: "A Systolic Memory Architecture for Fast Codebook Design based on MMPDCL Algorithm"Proceedings of the International Conference on Information Technology(ITCC2004). (発表予定). (2004)
• [Publications] Hiroyuki Takizawa et al.: "An Effective implementation of Vector Quantization Encoder on a Commodity Graphics Hardware"Proceedings of the 2nd International Conference on Information Technology and Applications. (CD-ROM出版). (2004)
• [Publications] Hiroyuki Takizawa et al.: "A Fast Computation Scheme of Parallel Distortion Entropy Updating"Proceeding of the International Conference on Information Technology(ITCC2004). (発表予定). (2004)
• [Publications] Seong et al.: "Design Variation and Performance trade-offs by Changing Processing Rates of Functional Elements in a Reconfigurable Embedded System"Proceedings of COOL Chips VI. 255-261 (2003)
• [Publications] Hossam A.H.Fahmy: "An adder for a redundant digit arithmetic unit"Proceedings of COOL Chips VII. (発表予定). (2004)