有限体上の諸演算のためのハードウェアアルゴリズムに関する研究

2002 Fiscal Year Annual Research Report

• Project/Area Number: 14380142
• Research Institution: Nagoya University
• Principal Investigator: 高木 直史 名古屋大学, 工学研究科, 教授 (10171422)
• Co-Investigator(Kenkyū-buntansha): 西永 望 通信総合研究所, 無線通信部門, 研究員 ; 中村 一博 名古屋大学, 情報メディア教育センター, 助手 (90335076) ; 高木 一義 名古屋大学, 工学研究科, 講師 (70273844)
• Keywords: 有限体上の除算 / 乗算剰余算 / 剰余系除算 / 暗号化・復号 / ハードウェアアルゴリズム / VLSI

Research Abstract

1.以前に提案した有限体GF(2^m)上の除算のハードウェアアルゴリズムを洗練し、これに基づく演算回路を設計し、計算機シミュレーションおよびプロトタイプLSIの試作により評価を行った。
このアルゴリズムは、拡張バイナリGCD法に基づいている。内部で制御用に用いているカウンタの構成を工夫することにより、m=1024の場合、ハードウェア量を約20%削減できることを示した。このアルゴリズムに基づく回路を設計し、ゲート数と面積および遅延時間を見積もるとともに、東京大学VDECを通してチップ試作を行い、正常に動作することを確認した。
2.公開鍵暗号の暗号化および復号処理において重要な演算である長ビットの整数剰余環上での乗算および剰余体上での除算を高速に行う、剰余系乗除算回路のためのハードウェアアルゴリズムを開発し、これに基づく演算回路を設計した。
このアルゴリズムは、剰余系除算については拡張バイナリGCD法に基づいており、剰余系乗算(乗算剰余算)についてはモンゴメリ法を高速化するとともに除算とほとんどの操作が共通になるように改変している。また、内部計算を桁上げ保存で行うことにより、計算を高速化している。このアルゴリズムに基づく剰余系乗除算回路は、剰余系除算回路と同程度のハードウェア量で実現できる

Research Products

• [Publications] 高木直史, 高木一義: "A VLSI Algorithm for Division in GF(2^m) Based on Extended Binary GCD Algorithm"IEICE Transactions on Fundamentals. E85-A・5. 994-999 (2002)
• [Publications] 高木直史: "剰余系除算回路"電子情報通信学会 技術研究報告. 102・476. 163-168 (2002)
• [Publications] 高木直史: "A VLSI Algorithm for Modular Multiplication/Division"Proc. 16th IEEE Symposium on Computer Arithmetic. (掲載決定). (2003)