| Research Abstract |
本研究は,脳の神経回路網の情報処理原理,特に,記憶・学習などについての解明を目的としており,電子回路によってハードウェアカオスニューラルネットワークを構築し,脳の情報処理解明へ向けアプローチするものである。本年度は,(1)多値記憶回路の開発,(2)ニューラルネットワーク構築の各テーマについて検討を行い,最終年度として総括を行った。
その結果,
(1)可塑シナプスのためのΛ字形負性抵抗素子を用いた多値メモリセルを構成することを目的に,まず,エンハンスメント型MOSFETでΛ字形負性抵抗素子を構成し,これを単位回路として並列に接続することにより,多安定回路が構成できることを明らかにした。更に,構成した多安定回路を用いて多値メモリセルを構成する検討を行い,CMOSプロセスに適用可能なエンハンスメント形MOSFETでΛ字形負性抵抗素子を単位回路として並列に接続することで,外部電源により各安定点及び同期範囲が可変できる多安定回路が構成できることを明らかにした(雑誌論文1番目)。
(2)我々が提案するパルス形カオスニューロンモデルを用いて環状ニューラルネットワークを構成し,短期記憶回路に用いる時系列パターン識別モデルへ応用可能であることを明らかにした(雑誌論文2番目)。また,興奮抑制ニューロン対回路を,相互興奮結合と相互抑制結合させ,PSpiceを用いたシミュレーションにより検討を行った。その結果,相互興奮結合の場合は,各興奮抑制ニューロン対回路のパラメータが対称である場合に各興奮性細胞体部の振動が同相同期し,相互抑制結合の場合は,同相同期と逆同同期の同期パターンが安定に存在するパラメータ領域があることを確認した。
以上,これまで行ったシナプス,細胞体モデルの開発,軸索,樹状突起モデルの開発,および本年度の研究成果を含め報告書を作成した。
|
