2003 Fiscal Year Annual Research Report
ハードソフト同時設計によるシステムLSIの設計効率化・開発期間短期化
| Project/Area Number |
14750290
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
小林 和淑 東京大学, 大規模集積システム設計教育研究センター, 助教授 (70252476)
|
|---|
| Keywords | SystemC / 動作合成 / 協調設計 |
|---|
| Research Abstract |
設計複雑度の増大に対処するためのシステムレベルの設計技術の実現を狙い、機能を特化した複数のプロセッサで構成されるハードウェアプラットフォームを新たに考案した。従来のプロセッサと専用ハードウエアというシステムLSIの構成ではなく、専用ハードウエアの代わりに、その機能に特化したプロセッサに処理をマッピングする。これにより、特定処理をプロセッサとその上のソフトウエアという構造に分解することができ、RTL設計が終了してからでないとはじめられなかったレイアウト設計を設計の初期段階からはじめることができる。手始めに、特定処理を実行するプロセッサを機能特化型プロセッサ(Uni-functional Processor)と名づけ、その設計を行った。設計は今後の展開も考慮して、SystemCにより行った。
本手法をMotion JPEG符号化システムの設計に適用した。全体の処理を画素変換、DCT、ハフマン符号化という3つに分割し、それぞれを専用プロセッサにマッピングした。各プロセッサの最適化も含めて論理設計の終了まで、3日間という短期間で設計ができることを示した。
初期段階では、ゲート数も多く、処理時間もかかっていたが、プロセッサをカスタマイズし、さらにプログラムの最適化を行ったところ、ゲート数は半分、処理速度も1.5倍程度になっている。この時点でRTL設計により設計された専用LSIよりも大きく性能は劣るが、プロセッサの数を2倍にするとほぼ同等となる。
|
-
[Publications] Y.Yuyama, M.Aramoto, K.Kobayashi, H.Onodera: "An SoC Architecture and its Design Methodology using Unifunctional Heterogeneous Processor Array"Proc.ASP-DAC. 737-742 (2004)
-
[Publications] Y.Yuyama, M.Aramoto, K.Takai, K.Kobayashi, H.Onodera: "Heterogeneous Processor Architecture and Its Design Methodology to Shorten the Design Period of Embedded SoCs"Proc.of SASIMI 2003. 351-356 (2003)
-
[Publications] 湯山洋一, 荒本雅夫, 小林和淑, 小野寺秀俊: "SystemCによる組み込みプロセッサのRTL記述とそのISSへの適用"DAシンポジウム論文集. 301-306 (2003)
-
[Publications] K.Kobayashi, H.Onodera: "A Comprehensive Simulation and Test Environment for Prototype VLSI Verification"IEICE Trans.on Fundementals. E87-A, No.3. 530-538 (2004)
-
[Publications] K.Kobayashi, R.Nakanishi, H.Onodera: "An Efficient Motion Estimation Alogorithm Using a Gyro Sensor"IEICE Trans.on Information and Systems. E87-D, No.3. 630-636 (2004)
