2004 Fiscal Year Annual Research Report
サブ10ナノメータ級チャネル多層化新構造MOSFET/SOIの研究
| Project/Area Number |
15206039
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
酒井 徹志 東京工業大学, 大学院・総合理工学研究科, 教授 (60313368)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大見 俊一郎 東京工業大学, 大学院・総合理工学研究科, 助教授 (30282859)
室田 淳一 東北大学, 電気通信研究所, 教授 (70182144)
|
|---|
| Keywords | MOSFET / SiGe / ML-MOSFET / TML-MOSFET / SBSI / フッ硝酸溶液 / i-SiGe横方向選択エッチング |
|---|
| Research Abstract |
主な研究実績の概要は下記の通りである。
(1)初期のML-MOSFET (Multi-Layer Channel MOSFET)の主要プロセスについての実験結果を基に、SOI基板でなくBulk基板を用いて、極微細化が容易で、より高性能化、低コスト化が可能なML-MOSFET作製新プロセスを前年度に考案した。この新プロセスの確立に向け実験を進め、その結果を基に、オン電流をML-MOSFETのさらに2倍近く向上することが出来る新たな構造TML-MOSFET (Twin ML-MOSFET)とその新プロセスを考案した。新プロセスはセルフアライン化をさらに進めてあり、微細化が容易である。
(2)前年度購入したICPドライエッチング装置を用いて、Si/SiGe/Si多層構造の垂直性の高いエッチング技術をほぼ確立し、試作に適用した。
(3)また、新構造TML-MOSFET作製プロセスにおけるSi/SiGe/Si多層構造のICPドライエッチング後のSiGe横方向選択エッチングでは、フッ硝酸溶液を用いた場合、エッチング速度が速いことから、Siブリッジ幅を20nm前後に高精度で制御するのが困難と判断し、アンモニヤ過水を用いるための基礎データを収集し、適用した。
(4)前年度考案した、Bulk基板を基にSOI化と素子間分離とを一体化形成する新しいSOI技術SBSI(Separation by Bonding Silicon Islands)は、極薄SOI層/BOX層形成、多層SOI化、部分SOI化が従来技術より容易にできることから大きなインパクトを半導体産業界に与える可能性があり、研究を強化するとともに、外国特許を出願した。
(a)i-Si/i-SiGe/Si多層構造でのi-SiGe横方向選択エッチング速度は、HF:HNO_3:H_2O=1:90:60を用いることによりSiの400倍に高め、エッチング後のSi表面モフォロジーと界面特性も良好であることを確認した。
(b)ウェット酸化のみでSi島をSi基板に酸化膜を介して接着する手法も新たに検証した。
上記(a)(b)の結果を基に、SBSIによるSOI化素子間分離一体化形成2インチ基板(SOI層厚:40nm、BOX層厚:29nm)を作製し、素子間分離耐圧は15V以上と問題ないことを確認した。
|
