2004 Fiscal Year Annual Research Report
| Project/Area Number |
15300013
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
山口 喜教 筑波大学, システム情報工学研究科, 教授 (00312827)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
前田 敦司 筑波大学, システム情報工学研究科, 助教授 (50293139)
佐谷野 健二 産業技術総合研究所, 産学官連携部門ベンチャー支援室, 研究員(研究職)
戸田 賢二 産業技術総合研究所, 情報処理研究部, 主任研究員 (70357565)
|
|---|
| Keywords | 侵入検知システム / IDS / FPGA / DFA / NFA |
|---|
| Research Abstract |
本研究では、IPパケット処理に的を絞り、高速性を有する処理をFPGAなどの書き換え可能なデバイスによって高速化することを目指し、特にIDS(侵入検知システム)をターゲットとして、そのFPGA化に関する方式の検討および効率的な実行方式に関して研究開発を行っている。侵入検知システムのハードウェア化においては、侵入検知用のパターンから有限状態機械を生成し、これをハードウェア記述言語に自動的に変換するという方式をとる。本年度は、昨年度に引き続きIDSにおいて、入力されたパケットに対する事象の検出をルールセットに基づいて行うセンサ部の処理の高速化に焦点を当てて研究を行った。昨年度は、決定性オートマトン(DFA)に焦点をあてたが、本年度は非決定性オートマトン(NFA)を利用したパターンマッチング回路の高速化に焦点をあてて研究を行った。本年度は、Iクロックあたり4バイト同時に処理するNFAパターンマッチング回路を考案し、従来の1クロックサイクルあたり1バイトのみ処理するNFAパターンマッチング回路に対して回路規模の増大を2倍程度に抑えつつ、処理性能を3倍以上向上させることが可能であることを示した。
さらに、FPGAを用いたパケット処理のハードウェア化に関する別の重要な応用である暗号化処理を取り上げ、クライアント・サーバ型の暗号通信において、暗号処理の部分を汎用のFPGAを動的に書き換えて実行するような、リコンフィギャラブルなシステムモデルを作成し、FPGA再構成オーバヘッドを低減する方法として、処理のオーバラップと過去の履歴からの近い将来のリクエストにおける暗号方式の予測を行い、その有効性を検証した.
|
