超高速・超微細VLSIに対する組込み自己テスト手法と故障診断法に関する研究

2003 Fiscal Year Annual Research Report

• Project/Area Number: 15500043
• Research Institution: Ehime University
• Principal Investigator: 高松 雄三 愛媛大学, 工学部, 教授 (80039255)
• Co-Investigator(Kenkyū-buntansha): 樋上 喜信 愛媛大学, 工学部, 講師 (40304654) ; 高橋 寛 愛媛大学, 工学部, 助教授 (80226878)
• Keywords: VLSIの故障検査 / VLSIの故障診断 / 組込み自己テスト / 遅延故障 / ブリッジ故障 / クロストーク故障 / テスト系列圧縮 / 消費電力削減

Research Abstract

今年度の主な研究成果としては,次の3点が挙げられる.
1.ブリッジ故障,クロストーク故障,遅延故障に対するテスト生成手法の開発.
2.テスト系列圧縮法およびテストデータ量削減法に関する文献調査
3.テスト時の消費電力削減法の開発
[ブリッジ故障,クロストーク故障,遅延故障に対するテスト生成手法の開発]
本研究では,縮退故障の他,ブリッジ故障,クロストーク故障,遅延故障も対象とする.ブリッジ故障,クロストーク故障,遅延故障に対するテスト生成は,縮退故障に対する場合より困難であるため,縮退故障に対して生成されたテスト系列を元に,テスト系列を生成する手法を用いる.1つはドントケア値と呼ばれる,0でも1でも縮退故障検出率の変化しない外部入力値を用いる手法であり,もう1つは,縮退故障を複数回検出するテストパターンを用いる手法である.ドントケア値を発見する手法を開発し,実験を行った結果,最大で約7割の外部入力値がドントケア値となることが分かった.また,縮退故障を複数回検出するテストパターンを用いた結果,従来法より多くの遅延故障を検出できることが確認できた.
[テスト系列圧縮法およびテストデータ量削減法に関する文献調査]
組込み自己テスト環境においては,回路に印加するテスト系列をVLSIチップ上のメモリに保存しなければならないため,テスト系列の短縮などを行い,そのデータ量を削減する必要がある.そこで,テスト系列を短縮する手法およびテストデータ量を削減する手法について,これまでに発表された論文を調査した.
[テスト時の消費電力削減法の開発]
近年の高集積かつ高速のVLSIでは,テスト時の消費電力の増大が大きな問題である.そこで,与えられたテスト系列の故障検出率を保持したまま,テスト時の消費電力を削減する手法を開発した.シミュレーション実験を行った結果,元の約6割まで消費電力を削減できることが確認できた.

Research Products

• [Publications] 樋上喜信, 梶原誠司, 市原英行, 高松雄三: "[サーベイ論文]論理回路のテストコスト削減法-テストデータ量削減とテスト実行時間削減法-"電子情報通信学会和文誌D-I. J87-D・3. 291-307 (2004)
• [Publications] Y.Higami, S.Kobayashi, Y.Takamatsu: "Generation of Test Sequences with Low Power Dissipation for Sequential Circuits"IEICE Trans.on Information and Systems. E87-D・3. 530-536 (2004)
• [Publications] Y.Higami, S.Kajihara, I.Pomeranz, S.Kobayashi, Y.Takamatsu: "A Method to Find Don't Care Values in Test Sequences for Sequential Circuits"Proc.of the Int'l Conf.on Computer.Design. (2003)
• [Publications] H.Takahashi, K.K.Saluja, Y.Takamatsu: "An Alternative Test Generation for Path Delay Faults by Using Ni-Detection Test Sets"IEICE Trans.on Information and Systems. E86-D・12. 2650-2658 (2003)