2004 Fiscal Year Annual Research Report
セルフタイム型回路による超並列ネットワーク・プロセッサの構成法
| Project/Area Number |
15500056
|
|---|
| Research Institution | Kochi University of Technology |
|---|
Principal Investigator |
岩田 誠 高知工科大学, 工学部, 教授 (60232683)
|
|---|
| Keywords | セルフタイム型回路 / データ駆動方式 / ネットワーク・プロセッサ / ファイアウォール / IDS / シグナチャ検索 / IPパケット分類 / パイプライン |
|---|
| Research Abstract |
本研究は、設計容易化、低電力消費、高処理能力を同時に達成できる可能性を持つセルフタイム回路を徹底的に活用して、柔軟で高機能な複合化集積ネットワーク・プロセッサを構成する方法の確立を目指している。本研究では、核となる機能モジュールのLSIチップ設計・評価を通して客観的な総合評価を行い、費用対性能の観点からその有効性を明らかにすることを目標としている。
今年度は、複合化集積ネットワーク・プロセッサの応用として、具体的に、FirewallやIDSに必要となる高度なパケットフィルタリング機能を取り上げ、以下の基礎的技術に関する見通しを得た。
1 データ駆動型高速パケットフィルタリング
レベル圧縮トライ構造を用いたパイプライン型フィルタリング方式と、Firewall向きルールベースの最適化法を組み合わせることによって、100個程度のルールベースをオンチップメモリ内に圧縮し、平均的に4M IPパケット/秒でレイヤ4パケットを処理可能になる見通しを得た。
2 パイプライン型シグナチャ検索
QSやACなど各種の文字列検索アルゴリズムを各パイプライン段に配置することによって、HTTPやTelnet等のコンテンツをパイプライン型に検査する方式を提案した。性能評価の結果、1チップで100MbpsのHTTPストリームを検査可能な見通しが得られた。
3 セルフタイム型パイプライン制御回路の系統的設計
ハフマン回路による非同期回路の設計法を、セルフタイム型パイプライン制御回路に適用するための必要条件を検討し、いくつかの基本条件を定式化した。
|
