2004 Fiscal Year Annual Research Report
細粒度並列処理機構をもつデータ駆動方式DSPの構築に関する研究
| Project/Area Number |
15700039
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
一條 健司 弘前大学, 理工学部, 助手 (30312482)
|
|---|
| Keywords | デジタル信号処理 / 並列処理 / データ駆動方式 |
|---|
| Research Abstract |
細粒度並列処理機構をもつデータ駆動方式DSPの構築に関して、前年度までに明らかにしたアーキテクチャに基づいて、ハードウェア記述言語による設計と、その機能検証を行い、試作のためにALTERA社およびXilinx社製のFPGAを対象に実装を行った。
FPGAを用いたIC化はカスタムICを製作する場合と違い、集積度や動作クロック周波数が低い反面、手元で容易にIC化できるという点で試作を行う場合に相応しい方法と言える。また、現在のハードウェア設計方法の主流であるハードウェア記述言語により設計を行ったことで、将来カスタムIC化する場合の作業において支障なく対応できる。
本研究課題は細粒度並列処理機構を実現する処理要素(Processing Element : PE)をチップ内に複数個配置するものであるため、試作に用いるFPGAの規模と配置可能なPE数の関係を調べることが重要になる。また、実装後のスループットを導く動作クロック周波数を調べることも重要である。これは実装時のFPGA内部のクリティカル・パス長から決定され、このクリティカルパス長もまた配置可能なPE数に影響される要素である。以上のことから、実装に関して、選択したFPGAの種類、配置可能なPE数、動作クロック周波数を調べることが重要となる。本研究では実際に、小規模FPGAとしてALTERA社製FLEX10KE、中規模FPGAとしてXilinx社製Spartan-IIE、大規模FPGAとしてALTERA社製Stratixを選択し実装を行った。
その結果、FLEX10KEでは複数個のPEの配置は不可能、Spartan-IIEでは2個のPEが配置可能で動作クロック周波数は51.211MHz、Stratixでは12個のPEが配置可能で動作クロック周波数は39.47MHzであることが得られた。
|
