2017 Fiscal Year Annual Research Report
超並列アナログ脳型ＬＳＩに向けたナノ構造メモリ素子とその集積回路化の研究
| Project/Area Number |
15H01706
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
森江 隆 九州工業大学, 大学院生命体工学研究科, 教授 (20294530)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高橋 庸夫 北海道大学, 情報科学研究科, 教授 (90374610)
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
遠藤 和彦 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究グループ長 (60392594)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | ソフトコンピューティング / ニューラルネットワーク / 抵抗変化型メモリ素子 / ナノ構造 / 集積回路 |
|---|
| Outline of Annual Research Achievements |
１．ナノ構造ReRAM 素子の構造・製造法の研究： TaOx系ReRAM素子での絶縁膜形成条件と多値・アナログ特性の実現条件および書き換え耐性の関係を評価し，安定な多値動作の実現には膜厚とスパッタリング時の酸素分圧の特定な組み合わせが必要であることがわかった．また，昨年度考案した複数接続FET-ReRAM素子によるアナログ抵抗制御について，ReRAM素子と高抵抗素子を複数接続する構造に置き換える検討において，高抵抗素子をa-Siで構成可能なこと等を確認し，ナノ構造化製造技術の開発を進めた．
２．ナノ構造メモリ素子とMOS 回路との結合設計・試作・評価：アナログメモリ素子の利用を前提とした時間領域アナログ方式ニューラルネットワーク回路モデルおよびアーキテクチャを引き続き検討し，メモリ素子をMOSFETで模擬した評価用回路および2値を記憶する積和演算回路をTSMC0.25um技術を用いて設計し，試作チップ測定により300～500TOPS/Wの演算エネルギー効率を得た．これは1桁微細な製造技術を用いる既存ディジタルCMOS方式に比べても1桁以上高効率であり，同程度の微細化技術を用いれば，提案方式により2～3桁高い電力効率を実現できることを明らかにした．
３．脳型時間軸情報処理モデルへの適用：素子でのゆらぎを確率的モデルに適用する検討と併せて，非線形回路動作上のカオス現象を利用するカオスボルツマンマシンの評価を引き続き行った．ディジタル（FPGA）実装では200ニューロン以上の全結合構造を実現し，Nクイーン問題などの最適化問題の解を見いだせることを確認した．アナログ方式による専用チップでの実装では，14ニューロン全結合ネットワーク回路においてアニーリングによるエネルギー減少を確認するとともに，ディジタル方式に比べて高いエネルギー効率が得られることを明らかにした．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
アナログメモリ素子の利用を前提とした時間領域アナログ方式ニューラルネットワーク回路モデルおよびアーキテクチャの開発を進め，試作CMOSチップ測定により既存ディジタルCMOS方式に比べて2～3桁高い電力効率を実現できることを実証した．この方式は平成28年度に国内出願を行い，平成29年度にJSTの補助を得て外国出願（PCT，台湾）を行い，台湾特許は成立した．また，ReRAM素子開発も着実に進めている．
|
| Strategy for Future Research Activity |
ナノメータサイズの抵抗変化型メモリ素子集合体の製造技術開発を引き続き進めるとともに，最終年度においてはReRAM素子以外のアナログメモリ素子についても実現可能性検討を進める．確率的動作の実現手段も，素子でのゆらぎ利用だけでなく，回路動作での実現手法を含めて広く検討を進めて，最終的なプロトタイプシステム試作を実現する．
|
Research Products
(59 results)
