2018 Fiscal Year Annual Research Report
A study of nanostructure memory devices and their integrated circuits toward massively parallel analog brain-like LSI
| Project/Area Number |
15H01706
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
森江 隆 九州工業大学, 大学院生命体工学研究科, 教授 (20294530)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高橋 庸夫 北海道大学, 情報科学研究科, 教授 (90374610)
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
遠藤 和彦 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究グループ長 (60392594)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | ソフトコンピューティング / ニューラルネットワーク / 抵抗変化型メモリ素子 / ナノ構造 / 集積回路 |
|---|
| Outline of Annual Research Achievements |
１．ナノ構造ReRAM 素子の構造・製造法の研究：有望なアナログメモリ素子として検討してきたTaOx系ReRAM素子における動作メカニズムを明らかにした．2つの動作メカニズムValence Change Memory（VCM）とElectrochemical Memory（ECM）のうちどちらが支配的かは上部電極により決まると考えられ，その材料としてそれぞれTaおよびCuを用いて，TaOx絶縁膜の形成条件を変えてReRAMを試作して特性を評価した．その結果，ReRAM動作には初期状態が大きく影響することがわかり，時間領域動作のための高抵抗化にはECMを選択する可能性もあることがわかった．また，ReRAM素子と併せて，強誘電体ゲートトランジスタをアナログメモリ素子として利用することも検討し，有望な結果を得た．
２．ナノ構造メモリ素子とMOS 回路との結合設計・試作・評価：アナログメモリ素子の利用を前提とした時間領域アナログ方式ニューラルネットワーク回路モデルおよび構成法を検討した．メモリ素子をMOSFETで模擬した2値荷重積和演算回路をTSMC0.25um技術により設計・試作したチップを引き続き測定して，素子バラツキの影響やノイズによるジッタ（時間領域でのノイズゆらぎ）の大きさとその影響，および温度変化の依存性を評価し，実応用に耐える特性を実現できることを示した．
３．脳型時間軸情報処理モデルへの適用：素子でのゆらぎ現象を確率的情報処理モデルに適用するために，単層Fe-MgF2グラニュラー薄膜でのナノドットアレイにおけるトンネルタイミングのゆらぎが利用できる可能性を見いだした．併せて，非線形回路動作上のカオス現象を利用するカオスボルツマンマシン（CBM）の評価を引き続き行い，数値シミュレーションで巡回セールスマン問題を解くことを試みた．
|
| Research Progress Status |
平成30年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
平成30年度が最終年度であるため、記入しない。
|
