• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Annual Research Report

データマイニングを加速する次世代リコンフィギュラブルアーキテクチャの創出

Research Project

Project/Area Number 15H02673
Research InstitutionHokkaido University

Principal Investigator

本村 真人  北海道大学, 情報科学研究科, 教授 (90574286)

Co-Investigator(Kenkyū-buntansha) 有村 博紀  北海道大学, 情報科学研究科, 教授 (20222763)
Project Period (FY) 2015-04-01 – 2019-03-31
Keywordsビッグデータ / データマイニング / イジングモデル / 組合せ最適化問題
Outline of Annual Research Achievements

IoT 社会の到来により、データマイニングに代表されるビッグデータ処理が計算処理の中心的課題となりつつある。本研究は、(1)データマイニング処理に適したリコンフィギュラブルアーキテクチャと、(2)HW アーキテクチャを考慮したデータマイニングアルゴリズムの二つの課題に統括的に取り組むことで、超高速・低電力なデータマイニング処理基盤の確立を目指すものである。H30年度はH29年度に続き、組合せ最適化問題の最適解を導き出すことを狙ったアーキテクチャ研究に注力した。イジングモデルのスピン状態や相互作用係数を適切に設定し問題を再現することで、モデルの「自動的に基底状態(最適解)にたどり着く」という性質を用いて、最適解を得ることができる。特に、組合せ最適化問題から生じる任意なグラフを、時間的な接続を持つスパースなハードウェアグラフ群を用いて効率的な処理を行う方式に関して、研究を進めた。従来の単一スパースハードウェアグラフでは、ハードウェアグラフより密なグラフを再現する際、スピンを複製し、擬似的に密なグラフを再現するという方法がとられる。しかし、そのような方法をとる場合、複製スピン間に新たな強い相互作用を加える必要があるが、この相互作用が、本来のグラフが持つフラストレーションを変えてしまうため、得られる解の精度が低下してしまうという問題がある。今年度は、スピンの状態の更新が、隣接スピンの状態とスピン間相互作用の積和演算によって再現されること利用して、スパースなハードウェアグラフ群それぞれに対して、時間方向の接続(積和演算を継続)を可能にすることで、複製スピンによる強い相互作用を加えることなく、処理を行うことを実現し、大規模な問題から高い精度の解を得ることを可能にした。

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

アニーリング計算機に関して、ハードウェアを意識して、時間方向にグラフを展開する新たな提案を導き出すことができた。また、今や、知識情報処理分野のリコンフィギュラブルHWアーキテクチャの研究という観点では、DNNを中心として、アニーリング計算機やニューロモルフィックの知見を統合してより広義の知能コンピューティングを目指す方向が重要であるとの発想に立ち、具体的な研究展開を始めることができた。

Strategy for Future Research Activity

今後は、さらなるハードウェア側の最適化と、埋め込みやアニーリングアルゴリズムの検討を行う。ハードウェア側では、スピン間の接続や相互作用係数幅、ハードウェアグラフ群の数を任意に変更可能なイジング計算機コンパイラを用いて、組合せ最適化問題をイジングモデルに変換した際のスピン数や問題の複雑度(スピン間接続数や係数幅)によって、転写に適したハードウェア側のトポロジを探索していく。特に、完全二部グラフ等の、高次元グラフの埋め込みに適すると考えられるトポロジに関しても調査を行い、その収束速度や埋め込み速度を評価していく。また、ギブスサンプリングでは、大規模高次元グラフでは、一度に更新可能なスピン数に制約がかかるため、定常状態にたどり着くのが遅いという問題がある。そのような問題に対して、スピン状態の更新に用いた積和演算の結果を元に次のスピン状態を予測する投機処理を用いて、複数のスピン状態を高速に更新していくようなハードウェアアーキテクチャとアルゴリズムの創出を検討している。また、大規模な問題では、スピン状態の更新には、隣接スピンの情報のみが使用されるため、更新の情報が全体のグラフに拡散するのに時間がかかる。そこで、問題のイジングモデルをより、更新情報の伝達がより素早くなるように、問題からハードウェアへの埋め込みを単なる転写ではなく、問題のイジングモデルを変更したり、クラスター分割し、クラスター内と外で更新を分けることで、さらなる収束速度の向上に挑戦する。

  • Research Products

    (4 results)

All 2017

All Presentation (4 results) (of which Int'l Joint Research: 2 results)

  • [Presentation] Time-Division Multiplexing2017

    • Author(s)
      Yamamoto K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S.,
    • Organizer
      GI-CoRE GSQ, GSB, & IGM Joint Symposium -Quantum, Informatics, Biology, & Medicine
    • Int'l Joint Research
  • [Presentation] A Time-Division Multiplexing Ising Machine on FPGAs2017

    • Author(s)
      Yamamoto K., Huang W., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M.
    • Organizer
      nternational Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2017)
    • Int'l Joint Research
  • [Presentation] 高次数イジングネットワークの時分割処理方式の検討2017

    • Author(s)
      山本 佳生, 熊澤 輝顕, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也
    • Organizer
      電子情報通信学会コンピュータシステム研究会 (CPSY)
  • [Presentation] 時分割多重機構を用いた高密度FPGAイジングマシン2017

    • Author(s)
      山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也
    • Organizer
      電子情報通信学会コンピュータシステム研究会 (CPSY)

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi