• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2018 Fiscal Year Annual Research Report

誤動作する確率のある次世代素子を積極的に活用するハードウェア設計理論

Research Project

Project/Area Number 15H02679
Research InstitutionRitsumeikan University

Principal Investigator

山下 茂  立命館大学, 情報理工学部, 教授 (30362833)

Co-Investigator(Kenkyū-buntansha) 原 祐子  東京工業大学, 工学院, 准教授 (20640999)
冨山 宏之  立命館大学, 理工学部, 教授 (80362292)
Project Period (FY) 2015-04-01 – 2020-03-31
KeywordsApproximate Computing / Stochastic Computing
Outline of Annual Research Achievements

信頼性の低い素子を用いて回路設計を設計する技術の確立のために,要素技術の確立のためにApproximate Computing (AC)とStochastic Computing (SC)の分野において,以下のような研究を行った.
ACに関しては、近似乗算器を応用する研究として,入力データのビット幅が異なる様々な乗算器を手書き文字認識CNNに適用することで手書き文字CNNに求められる乗算器の精度を探索した. また, 2×2ビット乗算器のさらなる近似により, より小さい回路面積で, より短い遅延時間で高い画像識別率を維持する手書き文字認識CNNを実現した. そして, 3×2ビット乗算器のさらなる近似により, より小さい回路面積で, より短い遅延時間で正しい乗算器を用いたCNNと同等の画像識別率を実現した. この研究により,近似乗算器の一つの応用例が明らかとなった.
さらに,ACの応用として近似データ再利用を用いてアクセラレータを設計する手法についても研究を行った.考案した手法は,従来のアクセラレータ設計とは異なり,パラメータ調整だけで様々なアプリケーションに流用可能な柔軟性を持つという特徴を持つ.画像圧縮プログラムを例に,パラメータ調整によっては従来手法を上回る効率を達成できることを示した.
SCに関しては、SCの実現のために一番大きなコストと考えられているSN(Stochastic Number)の削減手法に関して,昨年度の研究をさらに進めて以下の結果を得た.GMCS (Generating Many Constant SNs from Few SNs)と呼ばれるSNの削減手法とRRRD (Register based Re-arrangement circuit using a Random bit stream duplicator)と呼ばれる乱数の生成手法を組み合わせる様々な手法の中から,考えられるすべての手法について,いくつかの算術関数の演算誤差とハードウェアオーバーヘッドについての詳細な比較を行い,最も適した手法が何であるのかを明らかにした.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

Approximate ComputingおよびStochastic Computingの分野でそれぞれ順調に研究成果をだしているため.

Strategy for Future Research Activity

引き続きApproximate ComputingおよびStochastic Computingの分野で研究を進めて,確率的に動作する回路の利用方法と設計方法に関する研究を進める.また,確率的に動作する回路設計の応用として,動作の信頼性が低い回路の例としてバイオチップを取り上げ,その設計州法に関しても研究を進めたい.

  • Research Products

    (7 results)

All 2019 2018

All Presentation (7 results) (of which Int'l Joint Research: 2 results,  Invited: 1 results)

  • [Presentation] Reducing the Overhead of Stochastic Number Generators Without Increasing Error2019

    • Author(s)
      Yudai Sakamoto, Shigeru Yamashita
    • Organizer
      32nd International Conference on VLSI Design and 18th International Conference on Embedded Systems (VLSID 2019)
    • Int'l Joint Research
  • [Presentation] 近似乗算器の手書き文字認識CNNへの適用事例2019

    • Author(s)
      白根健太, 山元貴普, 谷口一徹, 冨山宏之
    • Organizer
      電子情報通信学会VLD研究会
  • [Presentation] 演算誤差と回路面積のトレードオフを考慮したStochastic Numberの生成手法2018

    • Author(s)
      坂本雄大, 山下茂
    • Organizer
      デザインガイア2018
  • [Presentation] Approximate Computingを利用した配列型乗算器の遅延故障への対処法2018

    • Author(s)
      渡邊結希乃, 山下茂
    • Organizer
      2018年度情報処理学会関西支部支部大会
  • [Presentation] SCの定数生成におけるエラー率を考慮した面積コスト削減手法2018

    • Author(s)
      坂本雄大, 山下茂
    • Organizer
      2018年度情報処理学会関西支部支部大会
  • [Presentation] A Systematic Approach to Design of Approximate Array Multipliers2018

    • Author(s)
      Takahiro Yamamoto, Kenta Shirane, Ittetsu Taniguchi, Hiroyuki Tomiyama, Shigeru Yamashita, Yuko Hara-Azumi
    • Organizer
      2018 Taiwan and Japan Conference on Circuits and Systems (TJCAS'18)
    • Int'l Joint Research
  • [Presentation] 近似データ再利用に基づく組込みシステムのアクセラレータ設計2018

    • Author(s)
      原祐子
    • Organizer
      2018年電子情報通信学会ソサイエティ大会
    • Invited

URL: 

Published: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi