2019 Fiscal Year Annual Research Report
誤動作する確率のある次世代素子を積極的に活用するハードウェア設計理論
| Project/Area Number |
15H02679
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原 祐子 東京工業大学, 工学院, 准教授 (20640999)
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| Project Period (FY) |
2015-04-01 – 2020-03-31
|
| Keywords | Approximate Computing / Stochastic Computing |
|---|
| Outline of Annual Research Achievements |
Approximate Computing (AC)に関して，近似乗算器を応用する研究として，昨年度までの研究を更に改良して，近似乗算器の設計探索を行った．具体的には，手書き文字認識CNNに近似乗算器を適用しその画像識別率，乗算器の回路面積，遅延時間のトレードオフからより良い近似乗算器の設計探索を行った．実験の結果，過去の研究で設計したどの乗算器よりも効率の良い近似乗算器を実現させることができた．
Stochastic Computing (SC)に関しては、SCの実現のために一番大きなコストと考えられているSN（Stochastic Number）の削減手法に関して，以下の結果を得た．
SCにおいて，SNは通常LFSR (Linear-Feedback Shift Register) と比較器が使用される．LFSRのビット長を短くするとハードウェアコストは下がるが，演算精度が下がる．そこで，LFSRのビット長を減らしたものを複数回使って演算精度を保つ手法を考案した．演算精度を原理的には保つことができるが，回路内の複数のSN間の相関が上がるために，演算エラーは増える可能性がある．しかし，いろいろな組み合わせを検証した結果，LFSRのビット長を減らしても，場合によっては許容できるエラーで演算できる場合があることを明らかにした．
また，重みの異なる2つのSNを使い，1つの数値を表現することで，1つ1つのSNのビット長を短縮し演算に必要なサイクル数を短縮する手法を提案した．また、その手法向けの演算手法についても提案した．演算の平均絶対誤差の算出，回路面積の検証，画像処理によるソフトウェア検証を行い，従来のSNを用いた場合と比べて，回路面積は 2倍程度に増加するが，同程度の誤差で演算でき，計算サイクル数はビット数に応じて大幅に改善できることを明らかにして，提案手法の有用性を示した．
|
| Research Progress Status |
令和元年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和元年度が最終年度であるため、記入しない。
|
