2015 Fiscal Year Annual Research Report
| Project/Area Number |
15H02680
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
谷口 一徹 立命館大学, 理工学部, 講師 (40551453)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | LSI設計技術 / 並列処理 / 設計自動化 |
|---|
| Outline of Annual Research Achievements |
本研究は、OpenCL言語で書かれた並列プログラムを入力として、そのプログラムを効率的に実行するハードウェア（LSI）を自動的に合成する技術を開発することを目標としており、【a】超多数の同種スレッドを効率的に実行するデータパス・アーキテクチャ、【b】プログラムに応じてデータパス構成を自動的に最適化する技術、【c】並列動作する異種のタスクに対してハードウェア資源を分配する技術、の3つのテーマから構成されている。
テーマ【a】については、研究の第一歩として、1つのプロセッサコアを1つのPEと見なし、複数のコアを階層的に接続することにより、OpenCLプログラムを実行するアーキテクチャを設計した。1つのバスに複数のコアを接続することでOpenCLのCUを実現し、複数CUを上位のバスで接続することでOpenCLデバイスを実現した。CU内ではデータ並列（SPMD）実行を行い、複数のCUはパイプライン実行を行うことが可能である。設計したアーキテクチャをFPGA上に実装し、性能と面積を評価した。また、超多数の同種スレッドを効率的に実行するための手法を開発した。さらに、高位合成時における関数インライン展開がデータパスと制御回路の性能と面積に与える影響について調査した。
テーマ【b】については、テーマ【a】で開発したアーキテクチャをベースとして、その構成を最適化する事例研究を実施した。FPGAの限られた資源（スライス、メモリなど）のもとで、各コアの構成（演算器やキャッシュサイズなど）とコア数を変更し、プログラムの実行時間に与える影響を調査した。
テーマ【c】については、複数の並列タスクに対して効率的にコアを割り当てて実行するスケジューリングとマッピングの手法を開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
テーマ【a】超多数の同種スレッドを効率的に実行するデータパス・アーキテクチャについては、当初の研究計画から軽微な変更を行い、やや遅れている。当初計画では、各PEの内部について、高位合成により専用データパスを設計する予定であった。しかし、実際は、汎用のCPUコアをベースとして、それをカスタマイズすることによって、専用PEを実現した。この変更を行ったものの、実際にFPGA上に実装し、面積と性能を評価することができた。それと並行して、データパスの高位合成の研究も進めた。テーマ【a】に関しては、査読付き国際会議で5件、査読つき国内会議で2件の発表を行った。なお、テーマ【a】の一部に関して、本研究室の大学院生1名がUniversity of New South Walesに約2ヶ月滞在し、先方の教授の指導を受けながら研究を実施した。この成果について、先方の教授と共同で論文を執筆し、現在国際会議に投稿中である。
テーマ【b】プログラムに応じてデータパス構成を自動的に最適化する技術については、予定通り研究が進展している。CU数、PE数、各PEの演算器構成、メモリ量をパラメタとして、性能と面積を見積もる事例研究およびシミュレーション技術の開発を行った。テーマ【b】に関しては、査読付き国際会議で2件、査読つき国内会議で1件の発表を行った。
テーマ【c】並列動作する異種のタスクに対してハードウェア資源を分配する技術については、当初計画では平成28年度以降に行う予定だったが、前倒しで平成27年度に実施した。その結果、査読付き国際会議で1件、査読つき国内会議で3件の発表を行った。
【a】～【c】のテーマによって進捗状況に差があるが、プロジェクト全体として、おおむね順調に進展している。
|
| Strategy for Future Research Activity |
テーマ【a】については、当初の計画通り、OpenCLプログラムから（CPUコアではなく）専用データパスを自動合成する研究を推進する。ただし、当初計画では、開発する合成系のOpenCLフロントエンドにはLLVM、バックエンドにはC言語入力の市販の高位合成ツール（ソリトン社eXCite）を使用する予定だったが、これを変更し、Xilinx社またはAltera社の高位合成ツールを使用することとする（フロントエンド、バックエンドともにXilinx社またはAltera社のツールを用い、その合成フローの途中に、本研究により開発する合成・最適化機構を組み込む）。なお、CPUコアベースのデータパス合成についても、平成27年度に良好な結果が得られたため、研究を継続する。
テーマ【b】については、当初計画のとおり実施する。テーマ【c】については、平成27年度において当初計画より早く進捗しており、平成28年度についても当初計画以上に進めたい。
研究を加速するため、海外の研究機関（University of California, Irvineなど）との連携を強化する。
|
-
-
-
-
-
[Presentation] 配列型近似乗算器の設計と解析2016
Author(s)
山元貴普, 谷口一徹, 冨山宏之, 山下茂, 原祐子
Organizer
回路とシステムワークショップ
Place of Presentation
北九州国際会議場（福岡県・北九州市）
Year and Date
2016-05-13 – 2016-05-13
-
-
-
-
-
-
-
-
-
-
-
-
-
