2016 Fiscal Year Annual Research Report
| Project/Area Number |
15H02680
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
谷口 一徹 大阪大学, 情報科学研究科, 准教授 (40551453)
|
|---|
| Project Period (FY) |
2015-04-01 – 2019-03-31
|
| Keywords | LSI設計技術 / 並列処理 / 設計自動化 |
|---|
| Outline of Annual Research Achievements |
本研究は、OpenCL言語で書かれた並列プログラムを入力として、そのプログラムを効率的に実行するハードウェア（LSI）を自動的に合成する技術を開発することを目標としており、【a】超多数の同種スレッドを効率的に実行するデータパス・アーキテクチャ、【b】プログラムに応じてデータパス構成を自動的に最適化する技術、【c】並列動作する異種のタスクに対してハードウェア資源を分配する技術、の3つのテーマから構成されている。
テーマ【a】については、昨年度に引き続き、複数のCPUコアを階層的に接続するマルチ／メニーコア・アーキテクチャの研究と、専用データパスを自動合成する研究の2本立てで実施した。前者については、昨年度開発した32コア・アーキテクチャをベースに、メモリ構成およびコア配置に関する改良を行った。また、ホストコアとスレーブコア（デバイス）間で効率的に負荷分散を行うOpenCL処理系を開発した。後者ついては、Xilinx社の動作合成ツール（Vivado HLS）をベースとして、専用データパスを合成する事例研究を行った。
テーマ【b】については、テーマ【a】で開発したアーキテクチャをベースとして、FPGAの限られた資源（スライス、メモリなど）のもとで、各コアの構成（演算器やキャッシュサイズなど）、コア数、および、メモリ構成（メモリの量、メモリの配置、メモリへのデータの配置など）を変更し、性能と回路面積に与える影響を調査した。
テーマ【c】については、可変な並列度を有する複数の並列タスクに対して、効率的にコアを割り当てて実行するスケジューリングとマッピングの手法を開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
テーマ【a】超多数の同種スレッドを効率的に実行するデータパス・アーキテクチャについては、おおむね順調に進展している。専用データパス合成に関しては、やや計画より遅れているものの、CPUコアベースのアーキテクチャに関しては大きく進展している。
テーマ【b】プログラムに応じてデータパス構成を自動的に最適化する技術についても、おおむね順調に研究が進展している。
平成28年度は、テーマ【a】と【b】の連携を強化して研究を実施したため、論文執筆および学会発表の際には、両テーマを含む形となった。テーマ【a】と【b】の両方に関連して、国際会議で3件、査読つき国内会議で2件の発表を行った。また、テーマ【a】に関しては、平成27年度に国際会議で発表した論文がBest Paper Awardを受賞したことも特筆すべきである（平成27年度に発表した論文が、平成28年度に表彰された）。
テーマ【c】並列動作する異種のタスクに対してハードウェア資源を分配する技術については、当初の計画異常に進展している。論文誌で1編、国際会議で3件の発表を行った。
上記の通り、【a】～【c】のテーマによって若干の差があるが、プロジェクト全体として、おおむね順調に進展している。
|
| Strategy for Future Research Activity |
テーマ【a】超多数の同種スレッドを効率的に実行するデータパス・アーキテクチャについては、現在やや遅れているOpenCLプログラムからの専用データパス自動合成に関する研究に関して、強力に推進する。本テーマはEDA産業界における技術進展が著しく、Intel社やXilinx社などがOpenCL高位合成ツールを市販しており、組込みシステムの設計現場でも急速に普及している。平成29年度は、Xilinx社のOpenCL開発環境SDSoCを導入し、これを本研究のバックエンドとして使用することにより、高位合成ソフトウェアの実装の手間を軽減し、本質的な原理およびアルゴリズムの研究に集中する。CPUベースのアーキテクチャについては現在までに良好な成果が出ており、平成29年度中に成果をまとめたい。
テーマ【b】プログラムに応じてデータパス構成を自動的に最適化する技術については、当初計画のとおり実施する。Xilinx社のFPGAを主なターゲットとして、より実用的で応用志向の研究を行う。
テーマ【c】並列動作する異種のタスクに対してハードウェア資源を分配する技術については、当初計画よりも早く進捗しており、平成29年度においても当初計画以上に進めたい。特に、メモリの量や競合を考慮した資源分配（アロケーションやスケジューリング）について研究を深める。
最終年度である平成30年度に備え、評価用のアプリケーションの試作も開始する。
|
