2016 Fiscal Year Annual Research Report
選択成長法を用いたGaN系立体チャネル型トランジスタの研究
| Project/Area Number |
15H03972
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
筒井 一生 東京工業大学, 科学技術創成研究院, 教授 (60188589)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
清水 三聡 国立研究開発法人産業技術総合研究所, 窒化物半導体先進デバイスイノベーションラボラトリ, ラボ長 (10357212)
角嶋 邦之 東京工業大学, 工学院, 准教授 (50401568)
中島 昭 国立研究開発法人産業技術総合研究所, 先進パワーエレクトロニクス研究センター, 主任研究員 (60450657)
|
|---|
| Project Period (FY) |
2015-04-01 – 2020-03-31
|
| Keywords | GaNデバイス / 選択成長 / 立体チャネル / FinFET / パワーデバイス |
|---|
| Outline of Annual Research Achievements |
サファイア基板上にGaNをエピ成長させた基板をもとに、SiN膜を堆積し、そこに電子ビームリソグラフィでストライプ状の選択成長マスク構造を形成した。今年度は、マスクの最小幅をリソグラフィ条件を最適化することで、400nmまで縮小できた。このとき、基板面内でストライプの方向を90°異なる<1120>方向と<1100>の2方向を並べて形成した。続いて、このマスク基板をMOCVD成長装置に移し、GaNを再成長させた。今年度は、前年度に引き続き側面が基板に垂直なFin構造の実現を一つの目標にして、成長条件の探索を行った。
GaNの成長条件では、成長圧力、成長温度を前年度の研究である程度最適化できたので、今年度はアンモニアガスの流量による形状制御を進めた。その結果、<1100>方向ストライプでは、側壁が(1120)面の垂直面が現れ、断面形状が長方形のFin構造の成長に成功した。また、それと平面内で直交する<1120>方向ストライプでも、側壁の下方で(1100)面の垂直なファセットが現れることがわかった。以上より、側壁が基板面に垂直になる矩形断面のFin構造の実現性を示した。
これらの垂直面は、いずれも非極性面であるのに対し、既に得られている(1101)面の傾斜側壁の場合は半極性面であるため、FETのチャネル形成に異なる特性を持つこれらの面を作り分けることも可能であり、種々のデバイス形状の違いを実験的に比較検討できる可能性も示した。
また、GaNのFin構造でFETを形成するための基本的な特性予測と設計のためにシミュレーションによる検討を始めた。これにより、バルク伝導形のGaN単体（AlGaN/GaNのヘテロ構造を持たない）のFinEET形成に必要なFin幅と不純物濃度の関係などの基本的な設計要素の知見を得た。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
選択成長の研究は、矩形断面の成長が実現し、目標に対して確実に進展しているが、当初計画より時間はかかっている。その結果として並行して進める電極形成プロセスなどFinFET試作プロセスの検討も計画より遅れ気味である。一方、電子ビームリソグラフィのプロセスの改善が進み、100nmオーダーのFin幅を作製するためのマスク形成に目途がたっている。
シミュレーションの立ち上げも予定通り開始している。デバイス構造の設計に用いるにはまだしばらくの準備期間が必要であるが、進めて行ける体制は整えた。
|
| Strategy for Future Research Activity |
Fin構造の側面の垂直化（すなわち矩形断面形状のFin構造）に目途がたったのを受けて、この後は横方向の成長を制御し、選択成長マスクの微細化と合わせて幅の狭いFin構造の成長条件を探索してゆく。また、既に形成できている傾斜側面による三角形断面形状の成長もデバイス化のメリットが期待できるので、こちらの形状制御と微細化の条件も合わせて進める。
これらの選択成長Fin構造の基板からの転移欠陥の伝搬状況を断面透過電子顕微鏡で観察し、欠陥低減効果を明らかにする。
FET試作に対しては、既に得られている選択成長Fin構造を直接用いてプロセスを進める。Fin構造の充分な微細化が達成させる前の段階でも、ドープトチャネルを用いてゲートの形成とその界面特性の基礎評価を行い、ショットキーゲート、絶縁層を挟んだMISゲートなど複数プロセスを比較検討して最適な構造とプロセスを選択する。また、FET特性からFin構造GaNの電子移動度を評価し、選択成長による結晶性の向上効果を検証する。
デバイスシミュレーションにより試作デバイスの特性評価のサポート、デバイス構造の最適化の方向性を明らかにして試作にフィードバックするとともに、チャネルの伝導モード（バルク伝導形か2次元電子ガス形か）の異なるデバイスの性能予測と比較を行い、理想的なGaN-FinFETがどのような形態であるべきかの知見も明らかにしてゆく。
|
