• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2018 Fiscal Year Annual Research Report

Development of Next Generation Spectrometer for Radio Telescope

Research Project

Project/Area Number 15H05304
Research InstitutionTokyo Institute of Technology

Principal Investigator

中原 啓貴  東京工業大学, 工学院, 准教授 (20624414)

Project Period (FY) 2015-04-01 – 2019-03-31
Keywords電波天文 / 分光器 / Radio Telescope / FPGA / Spectrometer / Deep Learning / 深層学習
Outline of Annual Research Achievements

電波望遠鏡で受信する天体からの電波は弱いので, 積算処理は数分から数時間行っている. つまり, ノイズを除去する時間が支配的である. Xilinx社の合成ツールであるVivado 2014.3を用いた計算機上での仮設計の結果, CASPERで公開している分光器と比較してFPGAの組込みメモリ量を92.3%, LUT数を33%削減する事ができた. その結果, 帯域を12.5倍拡大でき, 分解能を128倍増やす事ができることを予備実験で確認した.

RNSとはNビットの信号をL組の整数のベクトル{m1,m2,...,mL}に対する剰余で表現するシステムである. RNSを用いる事により, 各桁で独立して加減乗算を行える. 即ち, FFT計算の入力データをL個に分割することができる. Xilinx社の合成ツールであるVivado 2014.3を用いた計算機上での仮設計の結果, Xilinx社FFT IPと比較してFPGAのLUT数を42%削減する事ができ, 高分解能なFFTを実装できる事を確認した.

2015年に剰余数系を発展したネスト式剰余数系に基づくCNN、2016年に世界初となる2値CNN, 2017年にグローバルプーリングを用いた中間フル結合層除去CNNとフルパイプライン化CNNによる物体認識, 2018年に混合精度型CNNの専用ハードウェア化をFPGA上に実現してきた。これらはカスタムCNNを学習するための専用学習方式を含む。特に、2018年にFPGAのトップ国際会議であるISFPGA2018において、深層学習のセッションで日本人初のフルペーパー採録され、国際的に評価された。これらの手法を電波天文観測の識別で用いられているAstroNet-K2に適用し, Xilinx社Virtex7 VC707 FPGAボード上に実現可能なサイズまで削減することに成功した。

Research Progress Status

平成30年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

平成30年度が最終年度であるため、記入しない。

  • Research Products

    (12 results)

All 2019 2018

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (10 results) (of which Int'l Joint Research: 10 results)

  • [Journal Article] An FPGA Realization of a Random Forest with k-Means Clustering Using a High-Level Synthesis Design2018

    • Author(s)
      Akira Jinguji, Shimpei Sato, Hiroki Nakahara
    • Journal Title

      IEICE Transactions

      Volume: 101-D(2) Pages: 354-362

    • Peer Reviewed
  • [Journal Article] A Threshold Neuron Pruning for a Binarized Deep Neural Network on an FPGA2018

    • Author(s)
      Tomoya Fujii, Shimpei Sato, Hiroki Nakahara
    • Journal Title

      IEICE Transactions

      Volume: 101-D(2) Pages: 376-386

    • Peer Reviewed
  • [Presentation] Filter-Wise Pruning Approach to FPGA Implementation of Fully Convolutional Network for Semantic Segmentation2019

    • Author(s)
      Masayuki Shimoda, Youki Sada, Hiroki Nakahara
    • Organizer
      ARC 2019
    • Int'l Joint Research
  • [Presentation] An FPGA-based Fine Tuning Accelerator for a Sparse CNN2019

    • Author(s)
      Hiroki Nakahara, Akira Jinguji, Masayuki Shimoda, Shimpei Sato
    • Organizer
      FPGA 2019
    • Int'l Joint Research
  • [Presentation] A Lightweight YOLOv2: A Binarized CNN with A Parallel Support Vector Regression for an FPGA2018

    • Author(s)
      Hiroki Nakahara, Haruyoshi Yonekawa, Tomoya Fujii, Shimpei Sato
    • Organizer
      FPGA 2018
    • Int'l Joint Research
  • [Presentation] A Demonstration of FPGA-Based You Only Look Once Version2 (YOLOv2)2018

    • Author(s)
      Hiroki Nakahara, Masayuki Shimoda, Shimpei Sato
    • Organizer
      FPL 2018
    • Int'l Joint Research
  • [Presentation] Demonstration of Object Detection for Event-Driven Cameras on FPGAs and GPUs2018

    • Author(s)
      Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara
    • Organizer
      FPL 2018
    • Int'l Joint Research
  • [Presentation] Power Efficient Object Detector with an Event-Driven Camera on an FPGA2018

    • Author(s)
      Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara
    • Organizer
      HEART 2018
    • Int'l Joint Research
  • [Presentation] A Performance Per Power Efficient Object Detector on an FPGA for Robot Operating System (ROS)2018

    • Author(s)
      Haoxuan Cheng, Shimpei Sato, Hiroki Nakahara
    • Organizer
      HEART 2018
    • Int'l Joint Research
  • [Presentation] A High-speed Low-power Deep Neural Network on an FPGA based on the Nested RNS: Applied to an Object Detector2018

    • Author(s)
      Hiroki Nakahara, Tsutomu Sasao
    • Organizer
      ISCAS 2018
    • Int'l Joint Research
  • [Presentation] A Ternary Weight Binary Input Convolutional Neural Network: Realization on the Embedded Processor2018

    • Author(s)
      Haruyoshi Yonekawa, Shimpei Sato, Hiroki Nakahara
    • Organizer
      ISMVL 2018
    • Int'l Joint Research
  • [Presentation] New Generation Dynamically Reconfigurable Processor Technology for Accelerating Embedded AI Applications2018

    • Author(s)
      Taro Fujii, Takao Toi, Teruhito Tanaka, Katsumi Togawa, Toshiro Kitaoka, Kengo Nishino, Noritsugu Nakamura, Hiroki Nakahara, Masato Motomura
    • Organizer
      VLSI Circuits 2018
    • Int'l Joint Research

URL: 

Published: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi