2017 Fiscal Year Annual Research Report
半導体薄膜構造による極低消費電力モノリシック光集積回路の研究
| Project/Area Number |
15J11776
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
井上 大輔 東京工業大学, 理工学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2015-04-24 – 2018-03-31
|
| Keywords | 薄膜レーザ / DFBレーザ / オンチップ光配線 |
|---|
| Outline of Annual Research Achievements |
近年、Si-LSIチップにおける電気配線層は信号遅延や発熱の増大によってチップ全体の性能を律速する要因となっている。そこで既存の銅電気配線の代替となる、新規の配線技術が求められている。本研究では、Ⅲ-Ⅴ族半導体薄膜構造を用いた光配線技術を提案している。薄膜構造がもたらす高い比屈折率差によって極低電力なDFBレーザ光源を高密度に集積した光配線が実現できる。上述の研究目的に沿って以下の研究成果を挙げた。
(1) 薄膜レーザの極低消費電力動作
薄膜分布反射型レーザの100 fJ/bitを下回る極低消費電力動作の実証を行った。測定系が持つ周波数特性を信号源で補償することで素子特性を正確に評価した。バイアス電流1.06 mAにおいてデータレート20 Gbit/sのアイ開口を得ることに成功した。その結果1bitの送信に必要なビットエラーレートとしては6.4×10-10乗が得られた。その結果1bitの送信に必要な消費電力としては93 fJ/bitが得られた。以上から、薄膜レーザを用いることでSi基板上に100 fJ/bitを下回る消費電力での動作する光源を集積可能であることを示した。
(2) 直接成長技術によるSi上集積光源
カリフォルニア大学サンタバーバラ校(UCSB)との共同研究でSi基板上に直接成長技術を用いてIII-V族半導体光源を集積する方法検討した。貼り付けを用いて集積する方法と比べ、直接成長技術ではSi基板の全面にIII-V族半導体を形成できることから高集積光集積回路や光源の低コスト化に期待がされている。Si基板に直接成長された量子ドットレーザの直接変調特性の評価を行い3dB帯域としては6.5 GHzが得られた。10 Gbit/sの大信号変調を行い明瞭なアイ開口と10GEthernet maskをクリアする信号品質を有していることを示した。
|
| Research Progress Status |
29年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
29年度が最終年度であるため、記入しない。
|
