2018 Fiscal Year Research-status Report
高性能低消費電力ヘテロジニアスマルチプロセッサの自動設計に関する研究
| Project/Area Number |
15K00074
|
|---|
| Research Institution | Aichi Prefectural University |
|---|
Principal Investigator |
佐々木 敬泰 愛知県立大学, 情報科学部, 准教授 (20362361)
|
|---|
| Project Period (FY) |
2015-04-01 – 2020-03-31
|
| Keywords | ヘテロジニアスマルチコア / マルチコアプロセッサ / 計算機アーキテクチャ / 自動設計 / 動作検証 / コシミュレーション |
|---|
| Outline of Annual Research Achievements |
本研究課題では、現在広く普及しているマルチコアプロセッサの自動設計技術の開発を目指している。特に性能や消費電力等の特徴の異なるコアを複数実装し、アプリケーションの特性に合わせてコアに割り当てることで高性能と低消費電力を実現する単一命令セット型ヘテロジニアスマルチコアプロセッサは高い電力性能が得られる反面、設計が非常に複雑で設計コストが高いという問題がある。そこで本研究課題ではヘテロジニアスマルチコアプロセッサの自動設計環境の開発を進めてきた。
本研究課題では、これまでに様々な手法の提案を行ってきた。また、平成30年度は研究成果の有効性を示す一つの手法として、本研究課題の成果を用いてLSIを設計・試作し、その特性解析を行う予定であったが、本研究の要の一つであるFabCacheに実装予定の低消費電力キャッシュ手法の仕様が多様化したため、実際にLSIを試作して評価をするよりも、多様な評価を行うことのできるシミュレーション評価の方が有効であると判断し、シミュレーションベースの開発・評価を進めてきた。具体的には、下記の二つを行った。
一つ目は、昨年度に引き続き、検証用フレームワークの改良を進め、ヘテロジニアスメニーコアプロセッサに対応できるように高速シミュレータの実現方法を検討した。
また、一般にヘテロジニアスマルチコアではパラメータによっては、プロセッサコアよりもキャッシュメモリの消費電力や性能のインパクトが大きいことがある。そのため、二つ目として、FabCacheに搭載予定の低消費電力アルゴリズムの開発を進め、不均一タスクを同時に実行した場合でも低消費電力と高性能を両立する手法を開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
研究代表者が平成30年度に三重大学から愛知県立大学に異動したため、異動先での諸業務による研究時間確保が困難であったことに加え、当初計画では三重大学修士学生担当で行う予定であった研究を遂行できなくなったため研究期間の延長申請を行ったが、キャッシュ部については当初予定にはなかった画期的な低消費電力手法を開発できた。
|
| Strategy for Future Research Activity |
研究実績の概要に記載の通り、当初予定ではLSIを試作して評価を行う予定であったが、複数のキャッシュ実装手法が出てきたため、限られた研究期間と予算でLSIを設計するよりも、詳細なシミュレーション評価の方が有効性を示すことができると判断し、平成31年度はLSI試作に代わる詳細シミュレーション評価を行う予定である。
また、当初予定では固定的なキャッシュシステムの自動設計技術の開発を想定していたが、大規模数値計算を除くと、現実的な環境下ではタスクが不均一な振る舞いをすることが多く、現在の仕様では高性能と低消費電力の両立が不十分であることがわかった。そこで、新たなヘテロジニアスマルチコア向けのキャッシュシステムを開発し、提案システムに組み込む予定である。
|
| Causes of Carryover |
研究代表者の異動に伴い、異動先での業務の増大、及び前所属大学の修士学生担当による研究を遂行できなくなり、当初予定よりも研究が遅れたため当初計画よりも予算執行計画が大幅に変更した。平成31年度は、異動先大学で不足している計算機機材等を調達し、研究計画に沿った研究を進める予定である。
|
