2017 Fiscal Year Annual Research Report
Study on Ordered Transactional Memory Supporting the Thread-Level Parallel Speculation
| Project/Area Number |
15K00076
|
|---|
| Research Institution | Kyoto Institute of Technology |
|---|
Principal Investigator |
平田 博章 京都工芸繊維大学, 情報工学・人間科学系, 准教授 (90273549)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
布目 淳 京都工芸繊維大学, 情報工学・人間科学系, 助教 (60335320)
柴山 潔 京都情報大学院大学, その他の研究科, 教授 (70127091)
|
|---|
| Project Period (FY) |
2015-10-21 – 2018-03-31
|
| Keywords | 計算機システム / ハイパフォーマンスコンピューティング / 投機実行 / スレッドレベル並列処理 / メモリシステム |
|---|
| Outline of Annual Research Achievements |
本研究は、スレッドレベルの並列投機実行方式に関してスレッド間の依存関係を除去する研究と、高速なトランザクショナルメモリ（以下、TM）を実現する研究とから着想した発展的な研究計画である。「投機実行中のスレッドが依存関係によるハザードの発生を予想してサスペンド（状態を一時保存して後に実行を再開）する」ことを可能にすることで、従来の限界を超えて多くの並列性をプログラムから引き出す技術を確立することを目的とする。そのために、従来のTMに明示的な投機実行とその順序関係を指定する機能を追加した順序付きTMを新たに開発する。実現方式としてソフトウェア機能も活用して投機実行を制御する点で独創性が高く、また、データベース処理のハードウェア支援方式と捉えれば、より広い学術領域に変革をもたらす点で意義も大きい。
前年度までに、「順序付きTM」を実現する具体的なメモリシステム「投機メモリ」（以下、SM）の仕様を策定し、そのプロトタイプシステムを開発していた。本年度はそのプロトタイプシステムを改良しながら性能評価を行い、SMの有効性を検証した。近年はプロセッサとメモリとの性能差がさらに拡大し、そのため、共有メモリアクセスに関する並列処理オーバヘッドも増大する傾向にあるが、そのようなオーバヘッドを伴ってもさらに性能向上が可能であることが確認できた。逐次プログラムからSMを用いたプログラムへの自動変換システムは未開発である（本研究計画には含めていない）ため、実用的観点では未完成な技術であるが、SM（順序付きTM）の概念が学術的に有望であることが確認できた点で研究的価値は高い。結論として、本研究により、これまでは並列化不可能であったプログラムを並列化可能にする技術の基礎が確立できた。
|
