2016 Fiscal Year Research-status Report
プログラマブル遅延素子を用いた束データ方式による非同期式回路の耐タンパ性評価
| Project/Area Number |
15K00080
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
齋藤 寛 会津大学, コンピュータ理工学部, 上級准教授 (50361671)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | LSI設計技術 / 非同期式回路 |
|---|
| Outline of Annual Research Achievements |
様々な電子機器がネットワークに接続し、必要に応じて通信や処理を行うといったInternet of Things (IoT)の時代が到来してきた。電子機器のセキュリティの重要性は極めて大きく、様々な攻撃に対しても強固である必要がある。クロック信号を使わずローカルなハンドシェーク信号にて回路を制御する非同期式回路は、同期式回路と比べ低消費電力・低電磁放射といった特徴を持つ。しかしながら、暗号回路からでる情報を基に暗号キーを解読するサイドチャネル攻撃に対する優位性を実証するような研究は限られている。そのため本研究では、プログラマブル遅延素子を用いた束データ方式による非同期式暗号回路の電力・電磁波解析に対する耐タンパ性評価を行うことを目的とする。
平成28年度は、当初計画において、1.暗号アルゴリズムAdvanced Encryption Standard (AES)を非同期式回路として実現し、SASEBO互換ボードに実装する、2.プログラマブル遅延素子の個数やバッファを変え、Differential Power Analysis (DPA)やDifferential Electromagnetic Analysis (DEMA)を行った上で耐タンパ性を評価する、3.可能な限り消費電力が平坦となるようにプログラマブル遅延素子を制御した上で耐タンパ性を評価するとしたが、前年度に完了しなかった、SASOBO互換ボード上から電力波形を取得する環境の構築、非同期式回路の設計支援ツールの一部実装、およびプログラマブル遅延素子による非同期式回路モデルの検討を中心に研究を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
SASEBO互換ボード上から電力波形を取得する環境の構築、およびSASEBO互換ボード上に載ったXilinx社のFPGAの遅延特性を理解するのに多くの時間を要した。前者に関しては、指定されたオシロスコープを使わない限り、自前で波形を取得するプログラムを書かなければいけないという点があったため、実際に使用している人と同じ環境をそろえたりしながら対応した。後者に関しては、非同期式回路のタイミング制約が満足しにくいということがあったため、タイミング検証で利用するパス遅延の最大値と最小値を詳しく調べたところ、最大値は最小値の約2倍くらいあることが分かった。
|
| Strategy for Future Research Activity |
まず、パス遅延の最大値と最小値を差を考慮した上で、非同期式AES回路をFPGA上に実現する。同様に、設計支援ツールの残った部分を開発していく。次に、非同期式AES回路の電力波形を取得した上で、電力解析を行い、耐タンパ性の評価を行っていく。その後、プログラマブル遅延素子の遅延値や構成を変え、同様な評価を行っていき、電力解析が困難な非同期式回路を探索する。
|
