2015 Fiscal Year Research-status Report
製造過程でのトロイ回路混入を検知するLSI設計技術に関する研究
| Project/Area Number |
15K00086
|
|---|
| Research Institution | Kyoto Sangyo University |
|---|
Principal Investigator |
吉村 正義 京都産業大学, コンピュータ理工学部, 准教授 (90452820)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | ハードウェアトロイ回路 / トロイ検出用回路 / LSI / 挿入箇所探索アルゴリズム / ベンチマーク回路 |
|---|
| Outline of Annual Research Achievements |
本年度は製造後のLSI中にハードウェアトロイ回路が含まれているかを網羅的に検出するために用いるLSIに搭載するトロイ検出回路の構成とそのトロイ検出回路をLSI中のどこに挿入すれば良いかについて検討を行った．
まず，ハードウェアトロイ回路を検出するための，トロイ検出用回路の構成を幾つか発案した．その回路構成ごとに特性を比較した．その結果，最も特性の良い回路構成を決定した．その構成は論理ゲート1つであり，挿入する信号線の入力側のゲートに応じて，論理ゲートの特性が変化するものであった．
次に，そのトロイ検出用回路の挿入箇所の決定方法の検討を行った．この決定方法は十分吟味できておらず，本年度は単純な貪欲法に基づいた手法のみを考案した．
最後に検討したトロイ検出用回路の構成とそのトロイ検出用回路の挿入箇所決定方法を複数のベンチマーク回路に適用し，トロイ検出用回路の構成とそのトロイ検出用回路の挿入箇所の特性を評価した．今回はプログラムの実装が間に合わなかったため，手動でベンチマーク回路に適用した．その結果，LSIの面積オーバーヘッドが100%ととても高いことがわかった．
次年度以降は，トロイ検出用回路の挿入箇所の決定方法を再検討する必要がある．何故ならば，面積オーバーヘッドを削減するためである．また挿入箇所決定手法をプログラムで実装することも必要である．これらを通じて，より多くの回路に対して，面積オーバーヘッドが少ないトロイ回路検出箇所挿入探索方法の検討と評価を行う．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
予定していたトロイ回路の考案は完了した．しかしトロイ回路挿入箇所探索アルゴリズムは完成できていない．この遅れを取り戻す必要がある．
|
| Strategy for Future Research Activity |
トロイ検出用回路の挿入箇所探索アルゴリズムを早急に検討し評価を行う．
|
| Causes of Carryover |
研究が予定より遅れたため，発表予定の旅費及び物品の購入が遅れた．
|
| Expenditure Plan for Carryover Budget |
学会発表のための旅費及び，物品費としてFPGAボード購入に充当する．
|
