2016 Fiscal Year Research-status Report
動的解析による情報漏洩を防ぐための耐タンパ非同期式プロセッサの開発
| Project/Area Number |
15K00179
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
今井 雅 弘前大学, 理工学研究科, 教授 (70323665)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | 非同期式回路 / 耐タンパ / ランダム遅延素子 / AES暗号化回路 / ハードウェアトロイ |
|---|
| Outline of Annual Research Achievements |
本研究では、レジスタ間処理時間を遅延素子で調整できる非同期式回路を用い、遅延値をランダムに変更することで、同じ処理でも異なる電流・電磁波特性を示す、耐タンパ性に優れたプロセッサを実現する。
平成28年度は、前年度に整備した遅延素子ライブラリと非同期式回路設計用スタンダードセルライブラリを用いて、 AES暗号化非同期式プロセッサを設計した。ランダム遅延値の生成には、３ビットと４ビットの線形帰還シフトレジスタを用いたランダム遅延素子を用い、それらを23パイプラインステージにランダムに挿入した。配置配線後の遅延情報を用いたディジタルシミュレーションにより、提案方式を用いることで同じ処理でも異なる動特性を持つ暗号化回路を実現できることを確認した。さらに、設計したプロセッサを、東京大学大規模集積システム設計教育研究センターを通して0.18umプロセステクノロジを用いてVLSIチップとして試作した。試作したチップでは、提案方式の比較のため、組合せ回路部は共通とし、タイミング方式をクロック信号に基づく同期式回路方式、及び遅延値が固定な遅延素子を用いた非同期式回路方式に切り替えることができるようにした。チップ製造を行っている間に次年度に向けた評価環境を整えた。
また、耐タンパ性に優れた非同期式回路において、設計者が意図せず挿入されるハードウェアトロイの脅威について定性的な比較検討を行い、非同期式オンチップネットワークルータに実際にハードウェアトロイを挿入して影響を評価した。その結果、遅延非依存特性がある非同期式回路は、挿入されたトロイにより遅延が多少変動しても正しく動作するため、通常時に正常に動作する回路を実現することが比較的容易であることがわかった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の計画通り、平成28年度は平成27年度に整備したセルライブラリを用いて耐タンパ非同期式暗号化プロセッサを設計・試作した。また、次年度のチップ評価に向けて、評価環境の整備を行っており、おおむね順調に進展していると判断できる。
また、耐タンパ性に優れた非同期式回路におけるハードウェアトロイの脅威に関しても検討を開始した。今後のシステムオンチップ設計では、第三者が設計に携わることが避けられないため、脅威を評価し、対策を検討することが必要不可欠である。
試作チップ評価環境面では、FPGA搭載評価ボード用の試作チップに合わせたLUTボードを購入し、評価環境を整えた。
|
| Strategy for Future Research Activity |
平成29年度は、研究計画通り、平成28年度に設計・試作した耐タンパ非同期式暗号化プロセッサの評価を行う。FPGA搭載評価ボードSAKURAや、平成27年度に購入したスペクトラムアナライザを用いて、耐タンパ性を定量的に評価する。
VLSIチップの動作が確認できない場合、設計を見直し、再試作を検討する。
また、耐タンパ性が不十分と判断された場合、研究計画通り、組合せ回路の多重化・ランダム選択化や、ランダム遅延素子の改良なども検討する。
平成29年度は本提案研究の最終年度であり、評価により得られた結果を論文としてまとめるとともに、テクノロジに依存しない設計データを作成して一般に広く利用できるように整備する。
|
Research Products
(10 results)
