2016 Fiscal Year Research-status Report
デジタルマップの多彩な定常状態と過渡現象の解析：理論構築と工学的応用の基礎固め
| Project/Area Number |
15K00350
|
|---|
| Research Institution | Hosei University |
|---|
Principal Investigator |
斉藤 利通 法政大学, 理工学部, 教授 (30178496)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | デジタルマップ / スパイキングニューロン / FPGA |
|---|
| Outline of Annual Research Achievements |
デジタルマップの動作解析とその応用に関して研究を進め、以下のような成果を得た。これらの成果は電子情報通信学会やIEEEなどの研究会、国際会議、学術雑誌に公表(投稿)した。
1. デジタルマップの定常状態と過渡現象に関する簡素な特徴量を提案し、特徴量平面を構成した。一つのデジタルマップの動作は特徴量平面の一つの点に対応し、動作を視覚化して比較し、解析することが可能となった。
2. 所望のスパイク列を出力するデジタルマップを合成する簡素な進化的アルゴリズムを構成した。このアルゴリズムを適用する例題として、自己相関関数のセカンドピークができるだけ低くなるスパイク列の生成問題を考え、ある程度の規模のデジタルマップでは所望のスパイク列を実現できることを確認した。また、生成したスパイク列を超安定化する簡素な方法も考案した。ここで、超安定なスパイク列とは、すべての初期値が直ちにそのスパイク列に落ち込む状況を意味する。
3. 所望のスパイク列を生成するデジタルマップを実現するハードウエアとして、デジタルスパイキングニューロンを考察した。これは、2つのシフトレジスタを配線によって結合して構成される。その配線パターンによって、同回路は様々なスパイク列を生成する。この配線パターンとデジタルマップの関係を定式化し、所望のデジタルマップを実現する回路を合成した。回路の動作はVerilogによるシミュレーションで確認した。そして、回路をFPGAで実装し、所望の動作を実験的に確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
まず、所望の動作を行うデジタルマップを合成するためには、膨大なパラメータ空間の探索が必要であり、大きな困難が予想されていた。これに対しては、簡素な進化的アルゴリズムを考案したことにより、かなり最適に近いシステムを高速に探索できることが可能となった。また、デジタルマップをハードウエアで実現するには、かなり複雑な回路構成を考えなけらばならないと予想されていたが、デジタルマップとデジタルスパイキングニューロン回路のパラメータの対応が解明され、簡素なハードウエア構成が可能となった。VerilogシミュレーションとFPGA実装にも成功した。さらに、デジタルマップは様々な複雑な現象を呈するので、その系統的解析は困難を極めると予想されていたが、簡素な特徴量と特徴量平面の導入によって、動作の視覚化と基本的な分類が可能となった。
|
| Strategy for Future Research Activity |
まず、回路の動作を最適化するための進化的アルゴリズムの探索過程の詳細な解析を行う。これによって、アルゴリズムの長所と欠点を解明する。同アルゴリズムが適用しやすい系については、積極的に様々な例題を考察する。同アルゴリズムがうまく機能しない系については、適切なアルゴリズムの改良を試みる。次に、様々なデジタルマップのハードウエア化を考察する。デジタルスパイキングニューロンはハードウエアの一例であり、これよりも消費電力や回路規模などで有利なハードウエア構成を検討する。プロトタイプを構成し、VerilogシミュレーションとFPGA実験によって、回路動作を確認/考察する。さらに、デジタルマップの現象解析については、既存の特徴量を改良するとともに、新たな特徴量を考案し、より詳細な現象解析を目指す。
|
