2016 Fiscal Year Research-status Report
CMOSプロセスを用いた超高速シリコンモノリシック光レシーバの開発
Project/Area Number |
15K06012
|
Research Institution | Kanazawa University |
Principal Investigator |
丸山 武男 金沢大学, 電子情報学系, 准教授 (60345379)
|
Project Period (FY) |
2015-04-01 – 2018-03-31
|
Keywords | 超高速光検出器 / 光電子集積回路 / シリコンフォトニクス / 光導波路 |
Outline of Annual Research Achievements |
次世代ネットワーク用超高速・小型光集積回路の開発が急がれている。この課題に対し、申請者は波長0.8um帯を用いるシリコン光電子集積回路を提案する。この波長帯を用いることで、結晶シリコンを光検出器として用いることが可能となり、LSIとの集積が容易になる。本申請では、薄膜シリコン(SOI:Silicon on Insulator)を用いた光検出器をCMOS互換プロセスで作製し、電極パッドサイズおよび電極間隔を最適化することで、動作速度40GHz長、動作電圧2V以下の超高速・低電圧動作実現を目標とする。さらにトランスインピーダンスアンプを集積し、超高速モノリシック光レシーバの開発を目的とする。 (1)CMOS互換プロセスによるSOI-PIN光検出器の設計及び高速動作 電極パッドサイズや電極間隔を最適化し、動作帯域40GHz超で動作可能な光検出器を設計し、試作した。測定結果は帯域周波数13GHz程度であった。動作帯域が制限されいている理由が不明であるため、パッド電極などのサイズを変更し、構造依存性により高速動作を目指す。 (2)光レシーバの試作(波長無依存、偏波合分波) 上記光検出器との集積化に向け、波長無依存合分波器、偏波合分波器の設計をした。波長無依存化は曲線方向性結合器を用いて実現可能であり、またTE/TM合分波器は従来報告されているサイズの半分のサイズで実現可能であることを見出した。今後はこれを作製し評価する。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
(1)CMOS互換プロセスによるSOI-PIN光検出器の設計及び高速動作に関しては、設計指針は完了しシミュレーションでも高速動作の目処はたっている。測定において達成していないが、測定系の改善により目標は達成できる。 (2)光集積回路に関しては、波長無依存や偏波無依存の光集積回路設計を完了しており、今年度作製・測定を実施する。
|
Strategy for Future Research Activity |
(1)光検出器の高速化は、昨年度製作評価したデバイスを元に再設計する。 (2)導波路に関しては、設計済みであるため作製評価する。
|