2017 Fiscal Year Annual Research Report
Development of Highspeed Silicon Monolithic Optical Receiver using CMOS Processes
Project/Area Number |
15K06012
|
Research Institution | Kanazawa University |
Principal Investigator |
丸山 武男 金沢大学, 電子情報学系, 准教授 (60345379)
|
Project Period (FY) |
2015-04-01 – 2018-03-31
|
Keywords | 超高速光検出器 / 光電子集積回路 / シリコンフォトニクス / 光導波路 |
Outline of Annual Research Achievements |
次世代ネットワーク用超高速・小型光集積回路の開発が急がれている。この課題に対し、申請者は波長0.8um帯を用いるシリコン光電子集積回路を提案する。この波長帯を用いることで、結晶シリコンを光検出器として用いることが可能となり、LSIとの集積が容易になる。本申請では、薄膜シリコン(SOI:Silicon on Insulator)を用いた光検出器をCMOS互換プロセスで作製し、電極パッドサイズおよび電極間隔を最適化することで、動作速度40GHz長、動作電圧2V以下の超高速・低電圧動作実現を目標とする。さらにトランスインピーダンスアンプを集積し、超高速モノリシック光レシーバの開発を目的とする。 (1)CMOS互換プロセスによるSOI-PIN光検出器の設計及び高速動作 電極パッドサイズや電極間隔を最適化し、動作帯域40GHz超で動作可能な光検出器を設計し、試作した。測定結果は帯域周波数13GHz程度であった。動作帯域が制限されいている理由が不明であるため、パッド電極などのサイズを変更し試作したころ、帯域周波数の向上は得られなかった。 (2)光レシーバの試作(波長無依存、偏波合分波) 上記光検出器との集積化に向け、波長無依存合分波器、偏波合分波器の設計をした。波長無依存化は曲線方向性結合器を用いて実現可能であり、またTE/TM合分波器は従来報告されているサイズの半分のサイズで実現可能であることを見出した。試作デバイスにより20dB以上の偏光分岐比を得た。
|