トンネル電界効果トランジスタを用いた極低電圧シリコン光変調器の基礎検討

2015 Fiscal Year Research-status Report

• Project/Area Number: 15K06018
• Research Institution: Hiroshima University
• Principal Investigator: 田部井 哲夫 広島大学, ナノデバイス・バイオ融合科学研究所, 特任准教授 (40536124)
• Co-Investigator(Kenkyū-buntansha): 横山 新 広島大学, ナノデバイス・バイオ融合科学研究所, 教授 (80144880)
• Project Period (FY): 2015-04-01 – 2018-03-31
• Keywords: シリコン光変調器 / トンネルFET / フォトニック結晶

Outline of Annual Research Achievements

本研究で提案するシリコン光変調器は、位相変調部にトンネル電界効果トランジスタ(TFET)を利用したマッハ‐ツェンダー型であり、0.5V以下の極低電圧駆動を目標としている。本年度はまず数値シミュレーションを行い、位相変調素子として適切な構造を探索した。シミュレーションにはOptiwave社のOptiFDTDを利用した。
位相変調素子として利用するTFETの構造として、リブ型導波路の両サイドにソース(n+層)及びドレイン(ｐ+層)を設けた構造や、光が導波するコア部分をTFETのチャネル部に、コアの両側のクラッド部分はフォトニック結晶にしてソース及びドレインとする構造が考えられる。TFETは通常のMOSFETに比べて電流駆動力が小さく、電流が流れている時のチャネル部の伝導電子密度は１０の１５乗cm-2程度である。したがってキャリヤプラズマ効果による屈折率変化は非常に小さく、数値解析の結果、位相を十分シフトさせるためには位相変調器の長さを十分長く取らなければならないことが分かった。
一方でTFETとして動作させるためには導波路コアの上面にゲート酸化膜及びゲート電極を形成することになるが、このゲート電極が光強度の損失の原因となる。これについては導波路の断面サイズを大きくすることである程度回避可能である。また、フォトニック結晶を利用した場合ではスローライト効果によって素子のサイズを小さくすることができるため、光強度の減少をある程度抑える事が出来る。
以上の解析結果から極低電圧で位相をπシフトさせるためには位相変調器の長さを数ミリメートルのサイズにしなければならないことが分かった。このデータを参考に、デバイスの設計を行う。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本研究で試作するシリコン光変調器は位相変調部がTFETで構成されたマッハツェンダー型であり、チャネル部に注入された伝導電子によるキャリヤプラズマ効果によって屈折率を変化させて位相をシフトさせる。TFETは通常のMOSFETに比べて電流駆動力が小さいことからキャリヤプラズマ効果による屈折率変化が小さいことが予想されるので、実際にデバイスを試作する前にあらかじめ数値解析により適切なデバイスサイズを見積もっておくことが望ましい。
これまでの数値解析により、デバイス長は数ミリメートル必要であることがわかったが、一方でゲート電極による伝搬損失のため、伝搬距離が長くなりすぎると光強度が大きく減衰する。ゲート電極による光の減衰は導波路の断面サイズを大きくすることである程度回避可能ではあるが、導波光はマルチモードとなる。シングルモードを実現するには更なるデバイス構造の探索が必要である。
以上のことから数値解析によりいくつかの困難が見えてきたが、デバイス試作のために必要な最小限のデータの収集は出来たと考えられる。

Strategy for Future Research Activity

今後の研究の進め方としては、前年度に引き続き適切なデバイス構造を探索しつつ、それと並行してフォトニック結晶構造を持つTFET光変調器の設計、試作を行う。デバイス設計に利用するレイアウトエディタはタナー社L-Editを用いる。
本研究で提案する光変調器の作製プロセスはMOSトランジスタのものと同じであり従来のシリコン微細加工技術で行うことができる。フォトニック結晶はナノオーダーの周期構造を有するため、リソグラフィーでは超高精度電子ビーム描画装置を利用する。薄膜形成、リソグラフィー、エッチングの各技術は広島大学ナノデバイス・バイオ融合科学研究所に現有のものを利用する。デバイス作製にはおよそ2、3か月はかかると予想される。
作製したデバイスの測定方法であるが、導波路の一端から波長1.55umの光を入射させ、もう一端から出射した光を受光器にて受け取り、パワーメーターで強度を読み取る。この際、ゲート電極に電圧を印加し、光強度の変化を調べる。実際に作製したデバイスの特性は作製プロセスにおける条件のばらつき等から数値シミュレーションによる予想から大きくずれる可能性が十分にある。測定から問題点の抽出及びその対応策を検討し、試作を繰り返すことによってデバイスの性能向上を図る。

Causes of Carryover

SOIウェハの購入枚数を若干増やすことにした。SOIウェハは納品に２、３ヶ月かかるため、次年度使用予定のSOIウェハを該当年度内に購入する予定であった。しかし、購入枚数を増やしたため該当年度の金額では購入出来なくなったので、該当年度での購入は中止した。

Expenditure Plan for Carryover Budget

研究費は主に、デバイスの作製時に必要なウェハなどの消耗品の購入に使用する。以下に購入予定のものを挙げる。
①SOIウェハ：デバイス試作に用いるSOIウェハ及び各プロセスにおける条件出しに用いるシリコンウェハを購入する。②実験用器具：主に石英ガラス製またはテフロン製のビーカーや冶具、ピンセットなど、デバイス作製時に必要な小道具を購入する。これらの道具はクリーン度を考慮して、本研究専用として用意する。③測定用機器：デバイスの電気特性の測定に必要なプローブ用の針など。④その他旅費等
上記のデバイス試作・測定以外には、学会の参加費や旅費、研究成果投稿料として使用する予定である。