2015 Fiscal Year Research-status Report
ビッグデータの高速検索処理を可能にする超低消費電力レシオレスCAMの研究
| Project/Area Number |
15K06021
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
中村 和之 九州工業大学, マイクロ化総合技術センター, 教授 (60336097)
|
|---|
| Project Period (FY) |
2015-10-21 – 2018-03-31
|
| Keywords | SRAM / CAM / TCAM / レシオレス / 低電圧 / 超低電圧 / 低消費電力 / 検索 |
|---|
| Outline of Annual Research Achievements |
本研究は、超低電圧下での動作を可能としたレシオレスSRAM技術を、高速パケット処理に広く利用されているCAM（Content Addressable Memory）回路へ適用し、素子ばらつきや経年劣化の影響を受けず、高速かつ超低消費電力な検索ハードウエアエンジンを実現するものである。今年度は、レシオレスCAMのメモリセル構成の候補の抽出と、最適構成の探索を行った。CAMセルのレシオレス化の基本回路については、単純にレシオレス化すると１８個のトランジスタが必要となるが、一部を片チャンネル化（ダイナミック動作）することや、あるいは、読み出し機能の一部制限等により、トランジスタ数を削減することが可能であると考えたが、これらの削減は、低電圧動作への対応や信頼性の低下等を引き起こすために、共通マッチ線の駆動を含めて完全レシオレス化する必要性が明らかになった。よって、試作のためのCAMセルとその設計については、ダイナミック動作部分を排除して、完全レシオレス化した構成で進めることとした。また同時に、超低電圧下における電源安定化と供給の問題を解決する方法として、新規なコーディング法を用いた電源スタック型超低電圧動作回路の実現について提案し、特許出願を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
まず、回路シミュレータを用いて、CAMメモリセル基本構成の探索を進めた。レシオレスSRAMセルをCAM化した基本構成を検討し、さらに、共通マッチ線の駆動方式について検討を進めた。その研究の結果、マッチ線も含めて完全レシオレス構成とすべきことが判明した。次に、テストチップの試作のために、基本機能確認用CAMチップの設計を行った。プライオリティエンコーダ等の周辺回路も設計した。
|
| Strategy for Future Research Activity |
セルのT-CAM化と、高信頼性への対応を行う。電源スタック型構成で動作する、超低電圧動作のT-CAMの設計を進める。
|
| Causes of Carryover |
採択が１０月となったため、研究開始が当初計画より遅れたため
|
| Expenditure Plan for Carryover Budget |
チップ試作に関する費用については、次年度以降で使用する
|
