2016 Fiscal Year Research-status Report
ビッグデータの高速検索処理を可能にする超低消費電力レシオレスCAMの研究
| Project/Area Number |
15K06021
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
中村 和之 九州工業大学, マイクロ化総合技術センター, 教授 (60336097)
|
|---|
| Project Period (FY) |
2015-10-21 – 2018-03-31
|
| Keywords | SRAM / CAM / TCAM / レシオレス / 低電圧 / 低消費電力 / 検索 / ハードウエアエンジン |
|---|
| Outline of Annual Research Achievements |
本研究は、超低電圧下での動作を可能としたレシオレスSRAM技術を、高速パケット処理に広く利用されるCAM(Content Addressable Memory) 回路へ適用し、素子ばらつきや経年劣化の影響を受けずに、高速かつ超低消費電力な検索ハードウエアエンジンを実現するものである。これまでに、レシオレスSRAMセルを、T-CAM（３値CAM)セルへ展開する場合の課題と、共通マッチ線回路のレシオレス化に関しての検討を行った。その結果、超低電圧動作が可能なCAMセルを構成するためには、１８個のトランジスタが必要であること、共通マッチ線には、階層化した完全スタティックなCMOS回路を用いる必要があることが分かった。これらの検討結果から、今年度は、レシオレスT-CAM回路の第１次実証チップの設計と試作を行った。実測による比較を行うために、従来の６トランジスタSRAM技術で実現した同構成のT-CAM回路も設計した。今年度第４四半期には、試作チップが納入され、測定を開始した。現在の詳細評価中であるが、従来の６トランジスタ型SRAMを用いたT-CAMに対して、少なくとも半分以下の電源電圧で動作することを確認できたため、国際学会への投稿準備を進めている。さらには、過去に設計したチップの詳細評価により、MOSFETのしきい値ばらつきの影響がレシオレスSRAMセルの動作に与える影響に関しての測定データを得ることができ、さらには、従来の６トランジスタ型SRAMとの比較データも得られたことから、国際学会での発表を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度は、プライオリティエンコーダ等の周辺回路を含めた、T-CAM回路すべての設計を終え、予定通り、レシオレスT-CAM回路の第１次実証チップの設計を完成させることができた。その後、従来の６トランジスタSRAM技術で実現した同構成のT-CAM回路も設計し、合計２品種のチップの試作を行った。今年度第４四半期には、それらのチップの測定を開始することができた。、現在詳細評価中であるが、従来技術の６トランジスタ型SRAMを用いたT-CAMに対して、少なくとも半分以下の電源電圧で動作することが確認できている。
|
| Strategy for Future Research Activity |
試作チップの評価結果を、国際学会へ投稿し、発表と論文化を行う。測定結果より、第１次試作での課題を検討し、回路を修正した第２次試作を行う。
|
