2015 Fiscal Year Research-status Report
| Project/Area Number |
15K06036
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
柳澤 政生 早稲田大学, 理工学術院, 教授 (30170781)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | ロバスト / 低電圧回路 / 低消費電力回路 / LSI設計 / ソフトエラー耐性 |
|---|
| Outline of Annual Research Achievements |
近年、スマートフォンを始め、タブレットやセンサネット並びに健康等のアプリケーションの携帯性を必要とする情報機器の発展拡大に伴い、情報機器のエネルギー消費量の増加が懸念されている。そのため、情報通信の中心的役割を担うLSI（大規模集積回路）において消費エネルギーを劇的に削減することは喫緊の課題であり、地球規模的なグリーン・イノベーションの意味で情報通信産業の急務とも言える。
LSIの消費電力化には、電源電圧を下げることが最も効果的である。しかし、半導体プロセスの微細化に伴って電源電圧の低電圧化を進めると遅延・リーク電力の増大やばらつき増大、ソフトエラー耐性の劣化など様々な問題に直面する。そのため、本研究では、LSIの設計技術、即ち「LSIの作り方」に焦点を当て、「ムダを省き“頑張って”動く、“それなりに”動く」を実現することを目的に、ロバストな超低電圧回路による超低エネルギーLSIの設計・開発を中心とした研究を遂行している。
本年度は特に、ソフトエラーによる信頼性の低下を防ぐLSI設計に焦点を当てて研究を行った。従来、DICEやフリップフロップの多様化といった耐ソフトエラー技術が提案されてきたが、消費電力が増加する、回路面積が増える等の問題点が生じており、低電力で高耐性をもつLSI設計技術の開発が急務となっている。本研究では、低電力な耐ソフトエラーラッチであるNew-SEH (Soft Error Hardened) ラッチを提案し、NCSU15nmのPDKを用い、実装・評価を行った。従来のSEHラッチと比較し、最大で84.39%の電力削減効果を達成した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度は、当初、計画していたように、「研究計画調書」に記載したことをはじめとして研究を行った。特に、「研究実績の概要」に記載したように、低電力な耐ソフトエラーラッチの設計において優れた研究成果を得ることができた。ただ、まだ、高速動作させる等の改良の余地があるので、来年度の課題としたい。
|
| Strategy for Future Research Activity |
今後は、当初の計画に従い、研究を進めていく。可能ならば、研究の推進速度を速める。具体的には、以下の通りである。
１．MOSトランジスタのSizing調整による超低電圧回路高速化設計技術
２．タイミングエラー予測によるばらつき耐性をもつ超低電圧回路設計技術
３．実チップ試作による検証
|
| Causes of Carryover |
国際会議で研究成果を発表するために、電源電圧発生器、信号発生器を倹約し、国際会議への出張旅費とした。出張旅費の方が少額であったために、若干、次年度使用額が生じた。
|
| Expenditure Plan for Carryover Budget |
平成28年度に予定以上の研究成果を発表する可能性があるため、この学会出張旅費に充当する。
|
