• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2015 Fiscal Year Research-status Report

次世代低電力LSI創出のための誤テスト回避型高品質テスト方式に関する研究

Research Project

Project/Area Number 15K12003
Research InstitutionKyushu Institute of Technology

Principal Investigator

温 暁青  九州工業大学, 大学院情報工学研究院, 教授 (20250897)

Co-Investigator(Kenkyū-buntansha) 梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)
宮瀬 紘平  九州工業大学, 大学院情報工学研究院, 助教 (30452824)
Holst Stefan  九州工業大学, 大学院情報工学研究院, 助教 (40710322)
Project Period (FY) 2015-04-01 – 2018-03-31
KeywordsLSIテスト / テスト電力 / 誤テスト / テスト電力制御 / 誤テスト回避 / 信号値遷移 / パス遅延 / クロックパス
Outline of Annual Research Achievements

本年度は、誤テスト発生可能箇所の高精度・高速特定手法の開発を目標に実施した。まず、スキャンシフト操作において、各テストベクトルに対応する全てのシフトクロックパルスに対して、隣接FFペアのクロックパスの影響エリアの信号遷移量の均衡性を評価する尺度を提案した。これによって、シフト型誤テストの発生しうるスキャンチェーンにおける隣接 FFペアを特定することができる。また、スキャンキャプチャ操作において、各テストベクトルに対する長い活性化機能パスを抽出し、その影響エリアの信号遷移量を評価する尺度を提案した。これによって、キャプチャ型誤テストの発生しうる長い活性化機能パスを特定することができる。提案手法では、LSI 回路の物理設計データ(クロックツリー、レイアウト、電源分配ネットワーク)を用いること、Full-Timing 論理シミュレーターで各影響エリアの信号遷移の状況を求めること、更に、遷移確率に基づく信号遷移の均衡性や量の判定基準を使用することによって高い特定精度を達成することができる。次に、誤テスト発生可能箇所特定のために各影響エリアの信号遷移状況を調べるためのFull-Timing 論理シミュレーションの処理時間が長いという問題を解決するため高速化手法を提案した。具体的には、対象影響エリアに到達できる回路部分のみをトランジスタレベルに展開すること、その部分の入力のみに論理値ではなく入力波形を与えること、GPU(Graphics Processing Unit)を用いてトランジスタレベルで入力波形に対してシミュレーションを行うことによって、誤テスト発生可能箇所特定の高速化を実現することができる。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本年度の研究目的は「誤テスト発生可能箇所の高精度・高速特定手法の開発」であった。特定の高精度化を達成するために、LSI回路内のロジックパスだけではなくクロックツリーをも考慮する他、各種物理設計情報(クロックツリー、レイアウト、電源分配ネットワーク等)やFull-Timing 論理シミュレーターを使用することにした。また、誤テスト発生可能箇所特定の高速化を達成するために、トランジスタレベル回路のイベント・ドリブン・シミュレーションをGPU(Graphics Processing Unit)を用いて実装した。ベンチマーク回路での評価実験の結果、提案手法の有効性を確認することができた。このため、本年度の研究実施は、おおむね順調に進展していると判断できる。

Strategy for Future Research Activity

本年度の実施結果を踏まえて、今後は以下のように本研究を推進していく予定である。

〇H28年度: 誤テスト回避のための配線変更手法の開発及び配置変更手法を開発する。具体的に、シフト型誤テストの回避のために、スキャンチェーンにおける隣接FFペアのクロックパスの影響エリアの信号遷移量の不均衡を解消するためのFF入れ替えをレイアウトにおける配線変更で実現する。FF入れ替えによる不均衡解消効果が不十分な場合は、信号遷移量の多い影響エリアの一部の論理素子をその外部へ移動させることをレイアウトにおける配置変更で行う。特に、配置配線のコストを抑えるため、隣接FFペア、及び、移動対象論理素子の最適な選択手法を開発する。

〇H29年度: 提案したレイアウトレベル誤テスト回避技術(L-FTA)の有効性とオーバーヘッドについて評価するために、VDEC試作サービス を利用して試作し、Cloud Testing Services社 のテスターで評価実験を行う。また、提案した L-FTA 技術の理論的成果について、知的財産総合事務所NEXPATの協力を得て特許出願を行う。

Causes of Carryover

次年度使用額が生じた主な理由は、電子情報通信学会英文論文誌への論文掲載費を平成27年度に計上したが、査読期間などの関係で採録結果や掲載費請求が次年度にずれ込んだためである。

Expenditure Plan for Carryover Budget

次年度は、電子情報通信学会英文論文誌への投稿論文が採録されれば、次年度使用額を電子情報通信学会英文論文誌への論文掲載費の支払いに使用する予定である。

  • Research Products

    (4 results)

All 2015 Other

All Int'l Joint Research (1 results) Presentation (2 results) (of which Int'l Joint Research: 2 results,  Invited: 1 results) Remarks (1 results)

  • [Int'l Joint Research] University of Freiburg(Germany)

    • Country Name
      Germany
    • Counterpart Institution
      University of Freiburg
  • [Presentation] Power Supply Noise and Its Reduction in At-Speed Scan Testing2015

    • Author(s)
      X. Wen
    • Organizer
      IEEE Int'l Conf. on ASIC
    • Place of Presentation
      Chengdu, China
    • Year and Date
      2015-11-05 – 2015-11-05
    • Int'l Joint Research / Invited
  • [Presentation] Identification of High Power Consuming Areas with Gate Type and Logic Level Information2015

    • Author(s)
      K. Miyase, M. Sauer, B. Becker, X. Wen, S. Kajihara
    • Organizer
      IEEE European Test Symp.
    • Place of Presentation
      Cluj-Napoca, Romania
    • Year and Date
      2015-05-28 – 2015-05-28
    • Int'l Joint Research
  • [Remarks] 研究代表者のホームページの研究業績ページ

    • URL

      http://aries3a.cse.kyutech.ac.jp/~wen/Papers.htm

URL: 

Published: 2017-01-06  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi