• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Annual Research Report

Research on High-Quality Test Method for Avoiding False Testing of Next-Generation Low-Power LSIs

Research Project

Project/Area Number 15K12003
Research InstitutionKyushu Institute of Technology

Principal Investigator

温 暁青  九州工業大学, 大学院情報工学研究院, 教授 (20250897)

Co-Investigator(Kenkyū-buntansha) 梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)
宮瀬 紘平  九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
Holst Stefan  九州工業大学, 大学院情報工学研究院, 助教 (40710322)
Project Period (FY) 2015-04-01 – 2018-03-31
KeywordsLSI回路 / スキャンテスト / テスト電力 / IR-Drop / シフト電力 / クロック / シフトエラー / 誤テスト
Outline of Annual Research Achievements

スマホ、ウェアラブルデバイス、環境モニタリングセンサー、人工衛星搭載回路などの電池駆動電子機器にとって、低電力LSIは必要不可欠である。しかし、低電力LSIは高度化すればするほど、低く抑えられる機能動作時の消費電力に対して、テスト時の消費電力が数十倍にもなるため、正常 LSI でもテスト時には誤動作しテスト結果が誤ってしまうという誤テスト問題が深刻化してきている。本研究では、誤テストの根本原因として、(1) スキャンチェーンにおける隣接するフリップフロップペアのクロックパス近傍の信号遷移量の不均衡さ、及び、(2) 長い活性化機能パス近傍の信号遷移量の多さに着目し、今まで利用されていなかったレイアウト設計における配置配線を工夫することによって、誤テストを確実に回避するというレイアウトレベル誤テスト回避方式(L-FTA: Layout-Level False Test Avoidance)を世界に先駆けて確立した。ベンチマーチ回路によるシミュレーションやテストチップによる実測評価の結果によって、提案方式の有効性を確認した。この斬新な発想に基づく高品質LSIテスト技術によって、次世代低電力 LSI 創出へ貢献が期待できる。

  • Research Products

    (6 results)

All 2017 Other

All Int'l Joint Research (2 results) Journal Article (1 results) (of which Peer Reviewed: 1 results) Presentation (3 results) (of which Int'l Joint Research: 3 results)

  • [Int'l Joint Research] Advanced Micro Devices, Inc.(米国)

    • Country Name
      U.S.A.
    • Counterpart Institution
      Advanced Micro Devices, Inc.
  • [Int'l Joint Research] University of Stuttgart(Germany)

    • Country Name
      Germany
    • Counterpart Institution
      University of Stuttgart
  • [Journal Article] A Flexible Scan-in Power Control Method in Logic BIST and Its Evaluation with TEG Chips2017

    • Author(s)
      T. Kato, S. Wang, Y. Sato, S. Kajihara, X. Wen
    • Journal Title

      IEEE Trans. on Emerging Topics in Computing

      Volume: PP Pages: 1-1

    • DOI

      10.1109/TETC.2017.2767070

    • Peer Reviewed
  • [Presentation] Analysis and Mitigation of IR-Drop Induced Scan Shift-Errors2017

    • Author(s)
      S. Holst, E. Schneider, H. Kawagoe, M. A. Kochtez, K. Miyase, H.-J. Wunderlichz, S. Kajihara, X. Wen
    • Organizer
      IEEE Int'l Test Conf.
    • Int'l Joint Research
  • [Presentation] Scan Chain Grouping for Mitigating IR-Drop-Induced Test Data Corruption2017

    • Author(s)
      Y. Zhang, S. Holst, X. Wen, K. Miyase, S. Kajihara, J. Qia
    • Organizer
      IEEE Asian Test Symp.
    • Int'l Joint Research
  • [Presentation] Locating Hot Spot with Justification Techniques in a Layout Design2017

    • Author(s)
      K. Miyase, Y. Kawano, X. Wen, S. Kajihara
    • Organizer
      IEEE Workshop on RTL and High Level Testing
    • Int'l Joint Research

URL: 

Published: 2018-12-17   Modified: 2022-06-07  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi