2015 Fiscal Year Research-status Report
超高速電圧制御によるナノポア内1分子操作を利用した生体高分子の分岐構造解析法開発
| Project/Area Number |
15K13294
|
|---|
| Research Institution | Institute of Physical and Chemical Research |
|---|
Principal Investigator |
武政 誠 国立研究開発法人理化学研究所, 前田バイオ工学研究室, 客員研究員 (30318795)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | ナノポア / 分岐高分子 / 多糖類 / FPGA |
|---|
| Outline of Annual Research Achievements |
本年度は(1) 電流計測の時間応答改善を目的とした広帯域電流増幅装置を作成し、(2) 膜厚等幾何学的な形状の設計変更による、固体ナノポアの静電容量の低減を検討し、(3) 超高速応答回路をfield-programmable gate array (FPGA)を用いて実装する事で、応答速度を従来よ比で１０倍以上高速化したシステムを作成した。(1)については、高速化に対応し、かつ微弱電流計測に必要なノイズ対策を施したアンプが必須であり、また市販のアンプよりも設計上の自由度向上のため作成した。(2)は、固体ナノポアに固有の問題解決法を模索中である。固体ナノポアで利用可能な膜は、現実的なコストで作成する際には歩留まりの問題などで膜面積を大面積化せざるを得ない。つまり、膜容量が増大するケースが多くなる。膜容量の増大は、本研究で行うような、電圧変化に対する時間応答が遅れるため、不利となる。デバイス側の形状など設計の変更により、膜容量などの電気的特性を改良する事ができれば、電流計測の応答速度とS/N比を改善させる。本年度に膜厚が異なるナノポアデバイスにより基礎的なテストを実施したが、幾何学形状から推定される通りの膜容量までは至らなかった。この原因については現在調査中である。(3)は、分子がナノポアに入った事を検知して、電圧を低減させる等の判断と実行を、分子がナノポアを通過し終わる前に、つまり高速に実施する事が必須である。一般のPCによる制御では応答速度が不十分であったため、超高速応答が可能である方法としてFGPAを利用して、入力電圧に対して指定した条件を満たした場合に出力電圧を高速に変動させるシステムを作成した。FGPAは、応答速度を速めながらもが、一方で柔軟な信号制御も可能となるため、次年度以降も改良が可能である。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
広帯域アンプと、FPGAによる高速応答システムは、各デバイス毎については、おおむね動作検証が可能となったが、膜容量を激減させた固体ナノポアチップが現在は作成できていない点が、やや遅れていると言える。膜厚が異なるナノポアチップによりテストを実施したが、設計どおり、つまり幾何学形状通りの膜容量までは至らなかった。この原因については現在調査中である。外注で作成するナノポアチップが未発注の段階のため、システム全体を通してのテスト、つまり当初の計画にあったナノポアセル内での１分子操作及び計測のテストは平成２７年度内には完了していないが、原因を究明してチップを発注、入手でき次第次年度以降に総合的なテストを実施する計画である。
|
| Strategy for Future Research Activity |
ナノポアチップの膜容量が計算どおりに低減しなかった原因をまず解明する。その結果に基づいて設計変更を行い、チップ製作を外注する予定である。現在は、原因を調査中のため、チップの発注を見合わせている状況である。仮に原因究明が長引く場合は、現時点で最善と思われる形状でチップを発注する計画である。平成２７年度は、個々の装置やデバイス毎の開発、評価を実施した段階であるが、今後は新設計のチップをFPGAを含む制御系やアンプと接続してシステム全体のテストを早急に実施する必要がある。
|
| Causes of Carryover |
膜容量の低減が、ナノポアチップの幾何学形状のみでは単純に低減できない可能性が示唆されたため、平成２７年度に発注予定だった、ナノポアチップの発注を見合わせて、より高性能な薄膜を利用するために原因を究明中である。
|
| Expenditure Plan for Carryover Budget |
膜容量が予定通り低下できない原因が早急に解明できれば、ナノポアチップ（消耗品）を発注する。容量低減に限界がある場合は、可能な範囲で最善の膜容量を持つと考えられるナノポアチップを外注する。その場合、当初の計画よりシンプルな形状のチップとなり費用が低減できる可能性もあるが、FPGAによるテストを促進させるための機材を購入する事で研究をよりスムーズに進めるために予算を利用する計画である。
|
