2015 Fiscal Year Research-status Report
超低損失・高速SiCパワーデバイスのパルスパワー応用
| Project/Area Number |
15K13927
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
矢野 浩司 山梨大学, 総合研究部, 教授 (90252014)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山本 真幸 山梨大学, 総合研究部, 助教 (00511320)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | パルスパワー / ワイドバンドギャップ / 高速半導体スイッチ / 静電誘導トランジスタ |
|---|
| Outline of Annual Research Achievements |
本研究では、パルスパワー回路中に埋め込みゲート型静電誘導トランジスタ(SiC―BGSIT)を適用した場合の、同デバイスの基本動作原理の解明、デバイス構造の最適設計により3.3kV-5kVのパルスパワー回路に適用した場合の極限性能をシミュレーションにて予測することである。最終的には、電力損失、発生電圧パルス幅共にSiパワーデバイスの１／１０を実現するSiC-BGSITの設計指針の構築を目指す。このため代表的なパルスパワー回路である誘導エネルギー蓄積(Inductive Energy Store : IES)回路にSiC-BGSITを組み込んだ場合のシミュレーション行い、SiC-BGSITの構造を最適化すると共に、従来素子との性能を比較した。
まず、SiC-BGSITの素子構造の最適化を行った。その結果、チャネル領域のドーピング濃度に関しては、同濃度の増加によりオン損失は減少できるが,一方でノーマリーオフ特性の限界点のため、結果としてチャネルドーピング濃度の最適値は1.8E16cm^-3であることがわかった。またドリフト層のドーピング濃度に関しては、オン損失とターンオフ損失はトレードオフの関係にあり、結果としてドリフト層のドーピング濃度1.0E15cm^-3が最適であることがわかった。特にドリフト層ドーピング濃度を減少させた場合、ターンオフ時におけるチャネル部の電位障壁の回復が急速となりターンオフ損失を低減できることが明らかになった。
結果として最適化されたSiC-BGSITは、従来パルスパワー回路に応用されている半導体スイッチであるSIサイリスタに対して、出力ピーク電圧1500Vの条件の下で，電力損失の減少率は逆導通損失53.2%，ターンオフ損失50.0%，ON損失90.3%，総合損失が70.3%であった．また，出力ピーク電圧2000Vでは，逆導通損失が57.7%，ターンオフ損失が10.3%，ON損失が92.0%，総合損失が67.7%の減少となった．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成27年度の研究の計画は、(1)パルスパワー発生時におけるSiC-BGSITの動作原理の究明、および(2)デバイス構造および回路条件のパルス回路性能への依存性の解明であった。
まず上記(1)においては、SiC-BGSITをIES回路に組み込んだ場合のパルス発生波形における素子の電力損失の観点から、チャネル領域およびドリフト層のドーピング濃度の最適化をデバイスシミュレーションにて行った。結果としてチャネルドーピング濃度の最適値は1.8E16cm^-3であることがわかった。またドリフト層のドーピング濃度に関しては、オン損失とターンオフ損失はトレードオフの関係にあり、結果としてドリフト層のドーピング濃度1.0E15cm^-3が最適であることがわかった。特にドリフト層ドーピング濃度を減少させた場合、ターンオフ時におけるチャネル部の電位障壁の回復が急速となりターンオフ損失を低減できることが明らかになった。
また上記研究計画(2)においては、素子の構造パラメータとターンオフ動作時の電界分布（電位障壁形成状況）の関連性を解明でき、計画通りに進められていると考えられる。
結果として、最適化されたSiC-BGSITの電力損失は、競合素子であるシリコンSIサイリスタと比較し、67.7%減少できるとの結果になった．この損失低減率は、本研究の最終目標であるSIサイリスタの1/10の損失には至らなかったものの、従来素子の電力損失を格段に低下できるものであり、パルスパワー適用においてインパクトの有る結果である。またこれら研究の成果からの知見により更なる損失の低減へのアプローチの仕方が明確になってきた。従って、自己点検結果は「概ね順調に進展している」とした。
|
| Strategy for Future Research Activity |
平成27年度に得られた知見に基づき、構造パラメータに対して、これまで着目したデバイスの電力損失のみならず、パルスパワー応用で重要となる電流ピーク値ipに対するパルスピーク電圧vp、パルス電圧半値幅の特性値に着目した、素子構造の最適化を行う。また、昨年度の研究成果より、デバイスの損失を導通損失、ターンオフ損失、逆導通損失の3種類に分けた場合、オン損失は従来素子の１／１０程度であるのに対し、逆導通損失は約50%減、ターンオフ損失は10%の減少にとどまっている、従って今後は素子の逆導通およびターンオフ機構を解明し、これら動作中での損失を低減する手法を提案する。
|
| Causes of Carryover |
研究室においてはデバイスシミュレータ6ライセンスを有しているが、本研究の他にもSiパワーデバイスやSi&SiCハイブリッドパワーデバイスの研究を以前から行い、本研究を実施するに当たり、新たにデバイスシミュレータを購入する予定であったが、当初の申請額から減額されたため、シミュレータ購入の替わりにシミュレーションのデータの信憑性評価のためのSiCデバイスサンプル組み立てを行ったため次年度使用額が生じた。このため昨年度は既存のシミュレータを使用し、他のデバイスシミュレーションに関する研究テーマを中断し、本研究にシミュレータライセンスを充てた。
|
| Expenditure Plan for Carryover Budget |
本研究の成果を国内外での学会発表および論文投稿するための費用に充てる予定である。また競合素子とのデバイス性能比較のためにトランジスタや電子部品の購入も予定している。
|
| Remarks |
連携研究機関である産総研の関連HP
|
