2015 Fiscal Year Research-status Report
トップゲート構造による集積化単一有機半導体相補型トランジスタに関する研究
| Project/Area Number |
15K13969
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
大見 俊一郎 東京工業大学, 総合理工学研究科(研究院), 准教授 (30282859)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | 有機半導体 / 相補型トランジスタ / 低仕事関数金属 / トップゲート構造 / 界面制御 / 集積化 |
|---|
| Outline of Annual Research Achievements |
まず、ペンタセンを用いたpOFETに関して、窒素添加LaB6界面層の効果に関する検討を行った。SiO2/Si(100)基板上に、回転マグネットスパッタ法により窒素添加LaB6界面層を室温で2 nm堆積し、ex-situプロセスにより100℃でペンタセン薄膜を10 nm蒸着した。さらにソース/ドレイン電極をAuを用いて形成した。この結果、移動度は若干低下するがゲート長(L)/ゲート幅(W): 200/1000 umのpOFETのS値が84 mV/dec.に低減できることを明らかにした。
次に、ペンタセンよりも高い移動度が報告されているルブレン薄膜に関する検討を行った。SiO2/Si(100)基板上に蒸着法によりin-situプロセスでルブレン(20 nm)/Yb(1 nm)積層構造を80℃で形成した。次に、蒸着装置附設のグローブボックスにおいて窒素雰囲気で180℃/5分の熱処理を行い、さらにソース/ドレイン電極をAuを用いて形成しpOFETを作製した。ルブレン薄膜を細線化して結晶化を行うことにより、200-1000 um幅のルブレン薄膜の全領域結晶化が可能であり、さらに、L/W: 47/511 umのOFETにおいて、チャネル方向に結晶粒界のないデバイスを実現し、0.59 cm2/(Vs)の高い正孔移動度が得られることを明らかにした。
最後に、アモルファスルブレンをゲート絶縁膜として用いたトップゲート型OFETを作製した。ボトムコンタクト型ソース/ドレイン電極としてAu-7.4%Ge電極を用い、ルブレン(25 nm)/ペンタセン(20 nm)積層構造をin-situプロセスにより室温で形成した後に、Alゲート電極をリフトオフプロセスにより形成し、L/W: 2.4/37 umのトップゲート型pOFETを作製し、リソグラフィによるトップゲート型OFETの作製に初めて成功した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
界面層の検討に関してはnOFETの動作には至っていないが、窒素添加Lab6界面層によりpOFETのデバイス特性が向上することを明らかにしている。さらに、Yb界面層上に細線化によりルブレン薄膜の結晶化が可能であることを初めて明らかにしている。
トップゲート構造の作製に関しては、アモルファスのルブレン薄膜がゲート絶縁膜に適用可能であることを初めて明らかにし、さらにルブレン薄膜上におけるAlゲート電極のリフトオフプロセスを実現し、ルブレンをゲート絶縁膜に用いたゲート長2 um級のトップゲート型ペンタセンOFETの動作に初めて成功している。
以上の結果から、おおむね順調に進捗していると判断できる。
|
| Strategy for Future Research Activity |
平成27年度の成果を踏まえて、平成28年度には、まずSiO2/Si基板上におけるトップゲート構造を有するnOFETの作製に関する検討を行う。ゲート長2 um級のデバイス作製に成功していることから、サブミクロン級の微細化に関する検討も行う。次に、トップゲート構造を有する単一有機半導体CMOSの作製に関する検討を行い、電源電圧1 Vで動作する単一有機半導体CMOSを実現する。さらに、１チップ上に100個のOFETを集積化することを目標とし、CMOSを用いたNAND、NOR、XORなどの基本論理ゲートの動作を実現する。
平成29年度には、フレキシブル基板上への、トップゲート構造を有する単一有機半導体CMOSを作製する。フレキシブル基板上に低抵抗のAu-7.4%Ge薄膜や酸化インジウムスズ（ITO）薄膜を形成し、パターニングすることによりソース/ドレイン電極とする。N-OFETおよびP-OFETの作製プロセスは前年度までに得られた作製条件を用い、作製したCMOSの集積化プロセスおよび動作特性に関する検討を行う。上述した論理ゲートの動作に加えて、実用化において重要となるフレキシブル基板を曲げることにより生じる歪の、デバイス特性への影響および耐久性に関する検討を行い、本研究で提案するデバイス構造の優位性および将来の単一有機半導体フレキシブルCMOS実現に向けた指針を示す。
|
| Causes of Carryover |
平成27年度に研究で使用する予定であった実験消耗品費が、当初予定額よりも低額で納品されたため、残額分を平成28年度に繰り越した。
|
| Expenditure Plan for Carryover Budget |
平成28年度の実験消耗品費として使用する予定である。
|
