2016 Fiscal Year Research-status Report
トップゲート構造による集積化単一有機半導体相補型トランジスタに関する研究
| Project/Area Number |
15K13969
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
大見 俊一郎 東京工業大学, 工学院, 准教授 (30282859)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | 有機半導体 / 有機絶縁体 / 相補型トランジスタ / 低仕事関数金属 / トップゲート構造 / 界面制御 / 集積化 / ペンタセン |
|---|
| Outline of Annual Research Achievements |
平成28年度はまず、低仕事関数を有する窒素添加LaB6界面層の形成に関して、本学のクリーンルーム内に設置された高周波スパッタ装置による窒素添加LaB6界面層の形成に関する検討を行い、窒素添加LaB6界面層形成後に同クリーンルーム内の有機薄膜蒸着装置でペンタセンを形成するプロセスを確立した。n-Si(100)上にSiO2(10 nm)を形成し、RFスパッタの堆積出力を低減し、窒素添加LaB6界面層を1.2 nm形成した後、ex-situプロセスにより100℃でペンタセン薄膜を10 nm蒸着し、10 um程度の樹枝状のグレインを有するペンタセン薄膜を形成した。最後にトップコンタクト型のソース/ドレイン電極をAuを用いて形成し、ボトムゲート/トップコンタクト型のp型OFET(pOFET)を作製した。この結果、窒素添加LaB6界面層堆積時のダメージが低減され、ゲート長(L)/ゲート幅(W): 90/1040 umのp型OFETにおいて、サブスレッショルド係数が75 mV/dec.に低減でき、動作電圧3 Vで移動度が0.25 cm2/(Vs)に向上することが分かった。
次に、アモルファスルブレンをゲート絶縁膜として用いた、トップゲート型OFETのデバイス特性向上に関する検討を行った。Si(100)基板上にSiO2を形成した後、Au-7.4%Ge電極を用いたボトムコンタクト型ソース/ドレイン電極をリフトオフで形成し、アモルファスルブレンゲート絶縁膜/ペンタセン薄膜の積層構造を形成した。そこで、Au-7.4%Ge電極の膜厚を40 nmに薄膜化し、アモルファスルブレンを50 nmと厚くすることにより、ゲートリーク電流を低減し、L/W: 10/60 umのトップゲート型pOFETを作製した。この結果、動作電圧3 Vにおいて、移動度0.0029 cm2/(Vs)が得られることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
窒素添加Lab6界面層の検討に関してはnOFETの動作には至っていないが、ソース/ドレイン電極のリソグラフィプロセスによる形成後に表面処理を行うことにより、チャネル領域のペンタセン薄膜の結晶性の向上に成功し、窒素添加Lab6電極からのペンタセン薄膜への電子注入が可能であることを明らかにしている。
トップゲート構造の作製に関しては、アモルファスルブレン薄膜の絶縁性を評価し、ゲート絶縁膜として適用可能であることを明らかにし、アモルファスルブレンゲート絶縁膜を用いたトップゲート型OFETのデバイス構造を検討し、デバイス特性の向上に成功している。さらに、アモルファスルブレンをバッファー層として有機強誘電体クロコン酸をゲート絶縁膜に用いたFeFETを作製し、メモリ特性を得ることに成功している。
平成28年度に検討を予定していた基本ゲート回路の作製が未達であるが、上述の結果から、おおむね順調に進捗していると判断できる。
|
| Strategy for Future Research Activity |
平成28年度までの成果を踏まえて、平成29年度には、まず急峻なサブスレッショルド特性を実現している窒素添加Lab6界面層を用いたpOFETにより、擬相補型トランジスタ（擬CMOS）回路の作製に関する検討を行う。次にトップゲート構造を有するnOFETの作製に関する検討を行い、単一有機半導体CMOSの作製に関する検討を行う。電源電圧2 Vで動作する単一有機半導体CMOSを実現する。さらに、１チップ上に100個のOFETを集積化することを目標とし、CMOSを用いたNAND、NOR、XORなどの基本論理ゲートの動作を実現する。
平成29年度には、フレキシブル基板上への、トップゲート構造を有する単一有機半導体CMOSを作製する。フレキシブル基板上に低抵抗のAu-7.4%Ge薄膜や酸化インジウムスズ（ITO）薄膜を形成し、パターニングすることによりソース/ドレイン電極とする。nOFETおよびpOFETの作製プロセスは前年度までに得られた作製条件を用い、作製したCMOSの集積化プロセスおよび動作特性に関する検討を行う。上述した論理ゲートの動作に加えて、実用化において重要となるフレキシブル基板を曲げることにより生じる歪の、デバイス特性への影響および耐久性に関する検討を行い、本研究で提案するデバイス構造の優位性および将来の単一有機半導体フレキシブルCMOS実現に向けた指針を示す。
|
