2017 Fiscal Year Annual Research Report
A study on integrated single organic semiconductor complementary transistors with top-gate structures
| Project/Area Number |
15K13969
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
大見 俊一郎 東京工業大学, 工学院, 准教授 (30282859)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | 有機半導体 / 有機絶縁体 / 疑似相補型トランジスタ / しきい値制御 / トップゲート構造 / 窒素添加六ホウ化ランタン / ペンタセン / ルブレン |
|---|
| Outline of Annual Research Achievements |
本年度は、窒素添加LaB6界面層によるp型OFETのしきい値制御を利用した、単一有機半導体擬似相補型トランジスタ（擬似CMOS）に関する検討を行った。高濃度n-Si(100)基板上に、ウェット酸化により10 nmのSiO2ゲート絶縁膜を形成した。次に、窒素添加LaB6界面層を1.2 nm堆積しパターニングを行った。作製した試料の前面に10 nmのペンタセン薄膜を室温で形成し、Auを用いてトップコンタクト型のソース/ドレイン電極をステンシルマスクにより形成した。最後に、SiO2ゲート絶縁膜上に直接ペンタセンを形成した負荷OFET（高しきい値電圧）と、窒素添加LaB6界面層上にペンタセンを形成した駆動OFET（低しきい値電圧）のドレイン電極間のAl配線をステンシルマスクにより形成し、ゲート共通の擬似CMOSを作製した。駆動OFETはL/W=300 μm/500 μm、負荷OFETはL/W=50 μm/1500 μmと設計し、それぞれのしきい値電圧を駆動OFETが-2.3 V、負荷OFETが-1.8 Vに制御することにより、電源電圧5 Vでのインバータ動作を実現した。
次に、アモルファスルブレンをゲート絶縁膜として用いた、トップゲート型OFETの微細化に関する検討を行った。SiO2/Si(100)基板上に、Au-7.4%Ge電極を用いたボトムコンタクト型ソース/ドレイン電極をリフトオフで形成した。その後、アモルファスルブレンゲート絶縁膜(65 nm)/ペンタセン薄膜(10 nm)の積層構造を室温で形成し、Alゲート電極をリフトオフによりパターニングしてトップゲート型のp型OFETを作製した。その結果、ゲート長2.3 μm - 7 μmのOFETのデバイス動作に成功し、移動度としてゲート長2.3 μmのOFETにおいて、0.0051 cm2/(Vs)が得られることを明らかにした。
|
