2015 Fiscal Year Research-status Report
経年劣化の緩和と監視に基づく高信頼プロセッサの研究
| Project/Area Number |
15K15960
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
新谷 道広 京都大学, 情報学研究科, 研究員 (80748913)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | NBTI / NBTI緩和 / プロセッサ設計 / タイミング解析 |
|---|
| Outline of Annual Research Achievements |
本研究では，経年劣化を緩和可能な高信頼プロセッサに関する研究を行っている．
まず，NBTIに起因するパス遅延劣化を高速に計算できる手法を開発した．本手法は，ルックアップテーブルに基づいている．NBTIはpMOSトランジスタのゲート電極に負電圧がかかる時間の割合（信号確率）で決まるため，事前に各pMOSゲートの信号確率とその時のしきい値電圧の劣化量を取得する．逐次このテーブルを参照しながら，高速にパス遅延劣化量を計算する．本手法を商用RISCプロセッサに適用した場合，既存のSPICEツールによる評価と比べて7%以下の誤差で4114倍の高速化を達成した．本成果に関しては，国内会議1件，国際会議1件で発表済みであり，論文誌での採択が決定している．
続いて，NBTIによるタイミング劣化を効率よく緩和する手法を提案した．提案手法では，事前にNBTIの劣化が進む箇所を推定し，オンラインでこれを緩和する施策を行う．上述のように，信号確率からpMOSの劣化量が推定できるため，事前にプロセッサのワークロードから事前に付加がかかりやすい箇所を推定することができる．また，プロセッサのNOP動作時にpMOSに負電圧がかかる割合を変化させる機構を埋め込むことで，オンラインでの劣化緩和を実現した．この緩和機構は回路オーバーヘッドを伴うため，遺伝的アルゴリズム，k-means++アルゴリズムを用いて緩和機構の埋込箇所を選択する手法を開発した．パス遅延は上述のパス遅延劣化の高速計算手法を用いおり，商用プロセッサに対して適当したところ，4%の回路オーバーヘッドで劣化遅延の44%を緩和できることを示した．本成果は，国内会議1件と国際会議1件にて発表済みで，さらに国内会議2件と国際会議1件で発表が決まっている．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ほぼ計画どおりである．初年度で計画していた，NBTI経年劣化によるタイミング遅延の評価環境構築及び，タイミング劣化機構の効率的な埋込手法の提案を達成できた．
|
| Strategy for Future Research Activity |
次年度は，研究計画どおりプロセッサ命令に基づく経年劣化モニタの開発に注力する．具体的な課題としては，下記を考えている．
・命令毎の経年劣化のキャラクタライズとその評価
・経年劣化モニタのアーキテクチャの検討と評価
|
| Causes of Carryover |
H27年度，国際会議への発表を計画していたが，不採録となり参加できなくなったため．この分の旅費が浮いた．
|
| Expenditure Plan for Carryover Budget |
論文採択率をよりあげるため，アカデミック向け試作サービスによる経年劣化モニタの試作をH28年度に前倒して行う．試算費用は，0.18um プロセスによる試作価格を約2,000 千円/5mm^2である．
|
Research Products
(8 results)
-
-
-
-
-
-
[Presentation] Mitigation of NBTI-Induced Timing Degradation in Processor2016
Author(s)
Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato
Organizer
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
Place of Presentation
Santa Rosa, CA, USA
Year and Date
2016-03-10 – 2016-03-11
Int'l Joint Research
-
-
