• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2016 Fiscal Year Research-status Report

経年劣化の緩和と監視に基づく高信頼プロセッサの研究

Research Project

Project/Area Number 15K15960
Research InstitutionKyoto University

Principal Investigator

新谷 道広  京都大学, 情報学研究科, 特定助教 (80748913)

Project Period (FY) 2015-04-01 – 2018-03-31
KeywordsNBTI / NBTI緩和 / プロセッサ設計 / 経年劣化 / タイミング解析
Outline of Annual Research Achievements

当初の計画通り,ワークロードに対する経年劣化に対するキャラクタライズおよび経年劣化モニタのアーキテクチャのための経年劣化モデルの検討を進めた.またこれに加えて,昨年度提案した手法の改善として,機械学習を用いたタイミング解析手法と高速な経年劣化緩和セル置換手法を提案した.
(1) ワークロードに対する経年劣化キャラクタライズ:ランダム生成した多数のワークロードを用いた解析から,ワークロードに依存せず,常に劣化状態となる回路構成があることを見出した.このような構成を効率的に抽出する手法を提案した.また,この結果から,これらの回路構成によって,回路の経年劣化が進展していることが分かった.
(2) 経年劣化モニタのアーキテクチャの検討:経年劣化を正確にモニタするためには,経年劣化の振る舞いを忠実にモデル化する必要がある.代表的な経年劣化現象であるNBTIには,Reaction-DiffusionモデルとTrapping-Detrappingモデルが知られているが,正当性についてはまだ議論が続いている.本年度は,これらを統合した新たなモデルを提案し,実測から既存の2モデルより正確であることを示した.
(3) 昨年度手法の改善:(3-i)機械学習で小規模回路のタイミング劣化を学習し,評価対象である大規模回路の劣化考慮タイミング解析に適用する手法を提案した.機械学習により経年劣化を学習することで,多数の経年劣化要因因子の相関を考慮してセルの経年劣化のセルライブラリを生成できる.(3-ii)劣化緩和セルは,通常のセルよりもオーバーヘッドを要するため,戦略的に劣化緩和セルとすべきセルを選択する必要がある.昨年度は遺伝的アルゴリズムおよびk-means++を用いた最適化手法を提案したが,今年度は,ニューマンクラスタリングや枝刈り手法の追加することで効率化している.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

多数のワークロードに対する経年劣化キャラクタライズについては当初の計画通り検討を進めることができ,ロードワークに依存せず劣化する回路構成を見出すことに成功した.また,経年劣化モニタのアーキテクチャの検討に必須となる経年劣化モデルの見直しについても順調に進んでいる.以上より,全体としてはおおむね順調に進展していると考える.

Strategy for Future Research Activity

最終年度である次年度は,これまでの検討内容をさらに押し進め,主に実チップやFPGA等を用いた効果の検証を行う.
(1) ワークロードに依存しない常時劣化パスについて,本年度は実験的に求めるにとどまっている.次年度は,より回理論に基づいた常時劣化パスの抽出につとめる.
(2) 今年度検討した新たな経年劣化モデルに適したアーキテクチャの経年劣化モニタのアーキテクチャを検討・実装する.
(3) 経年劣化の緩和を実証するために,実デバイスによる評価を行う.ここでは,上記(2)における経年劣化モニタと遅延劣化緩和セルを実装し,正確な経年劣化の予測およびそれに基づいた緩和を目指す.

Causes of Carryover

経年劣化モニタの設計時に不具合があることが分かったため,今年度のデバイス試作を見送った.

Expenditure Plan for Carryover Budget

実デバイスによる実証を行うため,複数回の試作を計画している.その他,研究成果の発表や研究調査をおこなうために,国際会議に参加するための費用として充当する.

  • Research Products

    (19 results)

All 2017 2016 Other

All Int'l Joint Research (2 results) Journal Article (3 results) (of which Peer Reviewed: 3 results,  Acknowledgement Compliant: 2 results) Presentation (13 results) (of which Int'l Joint Research: 8 results) Remarks (1 results)

  • [Int'l Joint Research] アーヘン工科大学(ドイツ)

    • Country Name
      GERMANY
    • Counterpart Institution
      アーヘン工科大学
  • [Int'l Joint Research] 南洋理工大学(シンガポール)

    • Country Name
      SINGAPORE
    • Counterpart Institution
      南洋理工大学
  • [Journal Article] Utilization of Path-Clustering in Efficient Stress-Control Gate Replacement for NBTI Mitigation2017

    • Author(s)
      Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E100-A Pages: 1464-1472

    • DOI

      10.1587/transfun.E100.A.1464

    • Peer Reviewed
  • [Journal Article] Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability2016

    • Author(s)
      Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E99-A Pages: 1400-1409

    • DOI

      10.1587/transfun.E99.A.1400

    • Peer Reviewed / Acknowledgement Compliant
  • [Journal Article] Path Clustering for Test Pattern Reduction of Variation-Aware Adaptive Path Delay Testing2016

    • Author(s)
      Michihiro Shintani, Takumi Uezono, Kazumi Hatayama, Kazuya Masu, and Takashi Sato
    • Journal Title

      Journal of Electronic Testing: Theory and Applications

      Volume: 32 Pages: 601-609

    • DOI

      10.1007/s10836-016-5614-0

    • Peer Reviewed / Acknowledgement Compliant
  • [Presentation] LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations2017

    • Author(s)
      Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      ACM/EDAC/IEEE Design Automation Conference (DAC)
    • Place of Presentation
      Austin, TX, USA
    • Year and Date
      2017-06-18 – 2017-06-22
    • Int'l Joint Research
  • [Presentation] トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル2017

    • Author(s)
      忻 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史
    • Organizer
      第30回 回路とシステムワークショップ
    • Place of Presentation
      北九州国際会議場 福岡県北九州市
    • Year and Date
      2017-05-11 – 2017-05-12
  • [Presentation] Device Identification from Mixture of Measurable Characteristics2017

    • Author(s)
      Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      32nd Annual IEEE Applied Power Electronics Conference & Exposition (APEC)
    • Place of Presentation
      Tampa, FL, USA
    • Year and Date
      2017-03-26 – 2017-03-30
    • Int'l Joint Research
  • [Presentation] Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic2017

    • Author(s)
      Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      International Symposium on Quality Electronic Design (ISQED)
    • Place of Presentation
      Santa Clara, CA, Japan
    • Year and Date
      2017-03-14 – 2017-03-15
    • Int'l Joint Research
  • [Presentation] Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control2016

    • Author(s)
      Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato
    • Organizer
      IEEE Asian Test Symposium (ATS)
    • Place of Presentation
      Hiroshima International Convention Center, Hiroshima, Japan
    • Year and Date
      2016-11-21 – 2016-11-24
    • Int'l Joint Research
  • [Presentation] Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation2016

    • Author(s)
      Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      IEEE/ACM Workshop on Variability Modeling and Characterization (VMC)
    • Place of Presentation
      Austin, TX, USA
    • Year and Date
      2016-11-10 – 2016-11-10
    • Int'l Joint Research
  • [Presentation] Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement2016

    • Author(s)
      Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      IEEE/ACM Workshop on Variability Modeling and Characterization (VMC)
    • Place of Presentation
      Austin, TX, USA
    • Year and Date
      2016-11-10 – 2016-11-10
    • Int'l Joint Research
  • [Presentation] Path Grouping Approach for Efficient Candidate Selection of Replacing NBTI Mitigation Logic2016

    • Author(s)
      Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      the 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016)
    • Place of Presentation
      Kyoto Research Park, Kyoto, Japan
    • Year and Date
      2016-10-24 – 2016-10-25
    • Int'l Joint Research
  • [Presentation] NBTIによるしきい値電圧変動のストレス確率依存性の評価2016

    • Author(s)
      忻 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史
    • Organizer
      電子情報通信学会ソサイエティ大会
    • Place of Presentation
      北海道大学 北海道札幌市
    • Year and Date
      2016-09-20 – 2016-09-23
  • [Presentation] 機械学習による経年劣化タイミング解析手法2016

    • Author(s)
      辺 松, 新谷 道広, 廣本 正之, 佐藤 高史
    • Organizer
      情報処理学会DAシンポジウム2016
    • Place of Presentation
      山代温泉ゆのくに天祥 石川県加賀市
    • Year and Date
      2016-09-14 – 2016-09-16
  • [Presentation] Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation2016

    • Author(s)
      Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato
    • Organizer
      Great Lakes Symposium on VLSI (GLSVLSI)
    • Place of Presentation
      Boston, MA, USA
    • Year and Date
      2016-05-18 – 2016-05-20
    • Int'l Joint Research
  • [Presentation] 代表パス抽出による劣化緩和セル置換箇所の高速な選択手法2016

    • Author(s)
      森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史
    • Organizer
      第29回 回路とシステムワークショップ
    • Place of Presentation
      北九州国際会議場 福岡県北九州市
    • Year and Date
      2016-05-12 – 2016-05-13
  • [Presentation] 信号確率伝播に基づいた プロセッサのためのNBTI起因最大遅延パスの抽出2016

    • Author(s)
      辺 松, 新谷 道広, 森田 俊平, 粟野 皓光, 廣本 正之, 佐藤 高史
    • Organizer
      第29回 回路とシステムワークショップ
    • Place of Presentation
      北九州国際会議場 福岡県北九州市
    • Year and Date
      2016-05-12 – 2016-05-13
  • [Remarks] 情報回路方式研究室

    • URL

      http://www.pass.cce.i.kyoto-u.ac.jp

URL: 

Published: 2018-01-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi