2017 Fiscal Year Annual Research Report
Study on high reliable processor based on mitigation and observation of aging
| Project/Area Number |
15K15960
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
新谷 道広 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (80748913)
|
|---|
| Project Period (FY) |
2015-04-01 – 2018-03-31
|
| Keywords | MOSFET / プロセッサ設計 / 経年劣化 / NBTI / タイミング解析 / 回路シミュレーション |
|---|
| Outline of Annual Research Achievements |
昨年度まで検討していた経年劣化見積もり手法は，あるワークロードを仮定して，そこから一意の信号確率を抽出して計算に用いていた．しかし，実際のプロセッサの稼働においては，常に一定ワークロードで動作しているわけではなく，常時刻々と変化している．したがって，単一のワークロードのみを考慮した場合だと，劣化により最悪遅延となるパスを見逃す可能性がある．さらにワークロードの推定はそれ自体が困難な課題である．本研究では，ワークロード依存の最悪ケースの劣化を，稀少事象を模擬する手法の1 つであるSubset simulation アルゴリズムを用いて高速に推定する手法を提案した．モンテカルロ・シミュレーションを適用した場合と比較して，計算時間を36 倍高速化できることを示した．
|
