2016 Fiscal Year Annual Research Report
A study of detection performance enhancement for nano signal processing system using memristive elements
Project/Area Number |
15K18074
|
Research Institution | Toyota Central R&D Lab., Inc. |
Principal Investigator |
田中 宏哉 株式会社豊田中央研究所, 戦略先端研究領域 ナノセンシングプログラム, --- (00524646)
|
Project Period (FY) |
2015-04-01 – 2017-03-31
|
Keywords | メムリスタ / センサ / 信号処理 |
Outline of Annual Research Achievements |
本研究は,メモリ素子(メムリスタ,メムキャパシタ,メムインダクタ)に適度な「ゆらぎ」を加えることでセンサの応答を改善し,低SNR環境における信号検出性能の向上を目的とする。今年度はメモリ素子の信号処理機能向上を目的として,メムリスタを用いたアナログ計算回路を検討した。実施項目を以下に示す。 (1)適応LPソルバの開発:これまでにアナログ回路を用いたLP問題ソルバが提案されている。メムリスタは,入力値に応じて抵抗値が変化するため,入力信号を制御することでLP問題ソルバの回路トポロジを変更し,ひとつの回路で複数の問題に対応する回路を実現できると考えらえる。今回,1素子のメムリスタからなる簡易なLP問題ソルバ回路において,その動作を確認した。しかしながら,2素子以上の回路構成では,メムリスタの制御が困難になることがわかった。今後,制御手法の開発が求められる。 (2)パターン認識回路の開発:ダイナミックワイムワーピング(Dynamic Time Warping, DTW)は,音声や画像などのパターン認識手法である。DTWは,動的計画法のアルゴリズムを用いて実現される。DTWは,時間軸を非線形に伸縮しながら,テストデータとリファレンスデータを照合することで,それらの類似度を計算する。ここでは,メムリスタネットワークを用いて最短経路を探索することでDTWアルゴリズムの類似度を計算する手法を提案し,その動作をシミュレーションにより確認した。例として,3bitのリファレンス,およびテストデータに対し,提案回路を用いてパターン認識を行い,その効果を確認した。
|